综合的时候如何限制某条路径的延时

DHreversion

RT, 项目要求对一对pins之间的延迟有范围要求，请问是要set_min和set_max一起用吗设置同样的值，我只用了set_min结果后仿真延迟太大了。

兔子IC

对一对pins之间的延迟有范围要求，是什么pin？


检查下set_max_delay成功了吗？

欢迎加wx: pr-hao123，进数字后端群

DHreversion

兔子IC 发表于 2023-2-21 11:32
对一对pins之间的延迟有范围要求，是什么pin？

就一个子模块的端口到另一个子模块的端口有延迟要求   

set_max_delay还没成功

lzqxiang

如果是综合阶段，只设置set_max_delay就可以了。如果要设置set_min_delay，建议：3.5 * min = max

xingyun666666

lzqxiang 发表于 2023-2-21 15:23
如果是综合阶段，只设置set_max_delay就可以了。如果要设置set_min_delay，建议：3.5 * min = max ...

请教下，set_min_delay，建议：3.5 * min = max，这么设置min是有什么道理吗？为什么只设置max就好了

lzqxiang

xingyun666666 发表于 2023-2-21 15:44
请教下，set_min_delay，建议：3.5 * min = max，这么设置min是有什么道理吗？为什么只设置max就好了
...

1. 综合阶段解决setup违例就好了，hold交给PR解决。

2.一般工艺的ff与ss corner，cell的延时值，大概是2 ~ 3.5倍。
    比如一个buf的最快延时是20ps，那最慢延时可能是40 ~ 70ps。
    那么set_max_delay 设置100ps，set_min_delay设置30ps就比较合理。

DHreversion

lzqxiang 发表于 2023-2-21 16:01
1. 综合阶段解决setup违例就好了，hold交给PR解决。

2.一般工艺的ff与ss corner，cell的延时值，大概是2 ...

谢谢指教!  我这边项目需要设置一定的min_delay , 如果max_delay和min_delay设成一样的会怎么样呢 会约束失效吗

lzqxiang

DHreversion 发表于 2023-2-21 16:20
谢谢指教!  我这边项目需要设置一定的min_delay , 如果max_delay和min_delay设成一样的会怎么样呢 会约束 ...

这个还真没试过，要看你的脚本了

xingyun666666

lzqxiang 发表于 2023-2-21 16:01
1. 综合阶段解决setup违例就好了，hold交给PR解决。

2.一般工艺的ff与ss corner，cell的延时值，大概是2 ...

您的意思是set_min_delay主要是约束最短路径delay，针对的是hold，这个PR来看就行啦？我们综合时，只通过set_max_delay约束setup就行

lzqxiang

xingyun666666 发表于 2023-2-21 16:33
您的意思是set_min_delay主要是约束最短路径delay，针对的是hold，这个PR来看就行啦？我们综合时，只通过 ...

我这边是这么处理的