用结电容做decap，这种有什么好处和坏处吗？

zczc999 · 发表于 2023-2-16 21:13:53

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zczc999 于 2023-2-16 21:30 编辑

40nm工艺的一个library中decap是用n+/psub, p+/nwell的结电容做的，而不是常规的gate电容。

这种做法有什么好处吗？另一方面，是否会带来什么风险？比如leakage，
捕获.JPG

gubels · 发表于 2023-2-17 10:32:42

Please elobarate, tnx..

oridrx · 发表于 2023-2-17 15:38:56

可能是电容充放电响应得更快。根据PN结的原理，一点点的电压变化就马上引起耗尽层的变窄变宽。坏处可能就是容量比较小，电源的抖动太快，PN结击穿导通就没有电容特性了。我说得不一定对

oridrx · 发表于 2023-2-17 15:52:26

oridrx 发表于 2023-2-17 15:38
可能是电容充放电响应得更快。根据PN结的原理，一点点的电压变化就马上引起耗尽层的变窄变宽。坏处可能就是 ...

可能同时也能起到ESD防护的作用。

[求助] 用结电容做decap，这种有什么好处和坏处吗？