vcs 与 verdi 使用system Verilog随机数无法通过波形查看

fly2006ren

    今天在使用vcs和verdi联合仿真的时候，发现使用system verilog 中 class约束的随机数，在波形中无法直接查看，问一下verdi能直接查看system Verilog中的随机数吗？

zhangdeshuai

根本原因是class里的数据无法查看，不是随机数无法看。