在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1236|回复: 4

[求助] input2output 的约束

[复制链接]
发表于 2023-1-30 16:45:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如图下图,想请教一下in2out 这种path应该怎么约?
input和output均在同一个时钟域clk下;
对于 input 我设置了set_input_delay -max 2 -clock clk [get_ports input];
对于 output 我设置了set_output_delay -max 2 -clock clk [get_ports output];
请问对于这种情况,我这样约可以嘛?还需要其他的约束吗?

这种情况需要用 set_max_delay 来约吗?
图片1.png
发表于 2023-1-31 09:19:44 | 显示全部楼层
应该不需要了
 楼主| 发表于 2023-2-1 14:05:48 | 显示全部楼层


谢谢
发表于 2023-2-1 18:13:52 | 显示全部楼层
set max delay不更方便吗
发表于 2023-2-14 11:47:34 | 显示全部楼层


菜鸟一号 发表于 2023-2-1 18:13
set max delay不更方便吗


确实,只有组合逻辑
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:33 , Processed in 0.017503 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表