关于基于physical block插入MBIST的问题

米其林星星

在physical block level执行MBIST插入时候，执行process DFT specification命令时候，Log信息显示：Failed creating the memory bist controller assembly module. For more details, see AAA_mbist_create_controller_assembly.log。该AAA_mbist_create_controller_assembly.log当中报出一系列Error，均属于I2 violation。

比如log中其中一个Error为：The ClockPort BIST_CLK on ICL-attributed design instance 'AAA_mbist_tessent_mbist_c1_controller_inst', module 'AAA_mbist_tessent_mbist_c1_controller' does not trace to any primary or ICL module port. Either no structural connection exists, or the path is blocked.


呈现在AAA_mbist_tessent_mbist_c1_controller_assembly.v当中是如下现象：.v文件中module内部定义的输入输出信号前几个分别是LV_TM，MEM_BYPASS_EN...BIST_DONE，BIST_GO，紧接着是时钟信号aaa_clk（该信号此前使用add_clock命令进行添加，block中所有的mem的时钟信号均为该信号），assembly文件中分别例化了MEM的行为模型，controller，interface，正常情况下这些例化单元中的CLK端口信号（MEM行为模型）和BIST_CLK端口信号（controller，interface）均应该连接aaa_clk，即 .CLK(aaa_clk)和 .BIST_CLK(aaa_clk)。但是我这边的现象是：对于例化的MEM行为模型，出现了 .CLK(aaa_clk_ts1)，无缘无故多出来一个ts1后缀；对于controller和interface当中的BIST_CLK，端口直接悬空了，.BIST_CLK()。包括例化的controller里面的BIST_SI, BIST_HOLD, BIST_SETUP2, MBISTPG_TESTDATA_SELECT, MBISTPG_EN, LV_TM, TCK信号等等这些都悬空了。

clyde_han

感觉你直接先处理i2的问题就好
它说你controller的bist_clk往前追不到port上
你看看是需要设constrain还是前面本来就是断的还是怎么的