SAR ADC设计问题

nbh1234

大家好，本人最近在做一款单端的SAR ADC，8位，结构不复杂，比较基础的结构，是用于一个大系统的辅助模块；对转换准确性要求较高，且有量产的需求；遇到了一些问题：
1、在进行蒙特卡洛仿真时，在一些情况下，当比较器正向输入端电压转换到负输入端直流电平的附近时，比较结果会发生错误，这样就会导致在输入信号连续变化时，转换得到的数字码不是连续变化的，发生丢码或误码的情况；且在这种情况下，比较器比较结果不定，可能为逻辑高，可能为逻辑低；
2、采用的电容上极板采样结构，在仿真时发现，由于采样MOS管与比较器输入MOS管寄生电容的影响，使得每次转换得到的电压与理论计算得到的电压值有一定的偏差，该情况使得某些时候比较器的结果输出错误，产生错误的数字码；（这种情况往往发现于区间边缘）
例如：以输入信号为40mV为例，通过理论计算，每一次转换后得到的电平值应为

0.04V，1.29V，1.915V，2.2275V，2.38375V，2.461875V，2.5009375V，2.48140625V

而仿真得到的电压如下图所示；这就使得理论上第六次转换之后比较结果应为高，然而实际结果为低，因此输出错误的数字码；

请问这些问题有人遇到过吗？有人知道怎么解决吗？不胜感激

yeuhern0328

1. 8bits, CDAC的mismatch造成的error影響應該不大? 不過你還是可以算一下你的電容陣列對mismatch的影響;
仿真時, 先只仿比較器這個模塊的Monte-Carlo, 去確認是不是比較器的mismatch造成?
若這個mismatch的量都是比較器造成, 你稍微調整一下比較器的mismatch就能解決了
若不是比較器, 那你可能要重新檢視一下CDAC的電容陣列大小是否有符合8bits的精確度

2. 你確認一下這個偏差量, 到底是比較器輸入MOS管的寄生造成, 還是每次sampling MOS SW的charge injection / clock feedthrough造成的?
若是後兩者的話, 拉扎維的書上都有相應的解法
若是比較器MOS管寄生造成, 那就回到問題1, 你的CDAC電容陣列大小跟比較器輸入MOS大小需要同時調整

fujianweihong

可能比較器設計導致input offset很大的影響導致比較時會因為offset而電荷量有誤
建議先跑比較氣input offser以及蒙地卡羅確認此offset所導致的電荷輛誤差為多少個lsb