东部工艺

想象 · 发表于 2022-11-30 14:49:49

您需要登录才可以下载或查看，没有账号？注册

x

大神们，求助下东部.18工艺区分不同电位nmos用的哪个层？1.8v和5v的mos是用同一个层隔离吗

立杨 · 发表于 2022-11-30 14:59:16

你可以分别看看design rule里1.8v器件和5v器件的版图剖面图

李幕白 · 发表于 2022-11-30 15:02:35

看不到design rule 就打开版图调用一下两个器件然后按T看一下层次的差别

想象 · 发表于 2022-11-30 15:06:20

立杨发表于 2022-11-30 14:59
你可以分别看看design rule里1.8v器件和5v器件的版图剖面图

器件剖面图好像没有提到不同p阱电位用什么层次隔离……

想象 · 发表于 2022-11-30 15:09:21

李幕白发表于 2022-11-30 15:02
看不到design rule 就打开版图调用一下两个器件然后按T看一下层次的差别

不清楚两种nmos隔离不同p阱电位分别用的哪个层次。在单个pcell上面看不到的吧

李幕白 · 发表于 2022-11-30 15:24:21

想象发表于 2022-11-30 15:09
不清楚两种nmos隔离不同p阱电位分别用的哪个层次。在单个pcell上面看不到的吧

...

有的工艺好像隔离不同电位是靠拉开间距的，不一定是增加什么层次，能查一下design rule最好了。

xyzgood · 发表于 2022-11-30 15:58:43

TGO层区分

想象 · 发表于 2022-11-30 16:12:54

xyzgood 发表于 2022-11-30 15:58
TGO层区分

TGOX50？这是5v mos的栅氧化层区域阿，不是区分不同p阱的层吧

HL321 · 发表于 2022-12-1 11:23:57

查一下design rule ，有说明的

policectsu · 发表于 2022-12-1 15:06:57

深圳华芯发表于 2022-11-30 15:02
可以看下晶合的工艺呀 12寸的wafer 性价比更高供IP授权 ic设计晶圆量产能有足够稳定的合肥晶合的产能 ...

老哥 PDK包能不能共享？

[求助] 东部工艺