EMX仿真/label

ICdesigner001

在进行EMX仿真电感时遇到一个问题，识别不到label，我试过用pin给MTT2层pin跟label一起打，也试过用快捷键L给label，都出现错误识别不到P1，工艺时simc工艺，请问有遇到过这个问题的吗，该怎么解决

totowo

说明你emx proc file里没有定义这一层，比如
define M2 = L32T0 +  L32T1
其中L32T0就是层次(32,0)，代表Metal2 drawing，L32T1就是（32,1)，代表Metal2 pin，层号你可以自己去查一下写进proc file，要么你就直接用M2 Drawing来打pin

ICdesigner001

totowo 发表于 2022-11-24 11:40
说明你emx proc file里没有定义这一层，比如
define M2 = L32T0 +  L32T1
其中L32T0就是层次(32,0)，代表Me ...

感谢解答，学到了，请问这两个截图分别是什么意思跟作用呢，您看看了不了解，感谢，我在自己写.proc，还没有太明白这个文件。

totowo

ICdesigner001 发表于 2022-11-28 14:17
感谢解答，学到了，请问这两个截图分别是什么意思跟作用呢，您看看了不了解，感谢，我在自己写.proc，还 ...

可以看EMX的manual，或者emx --help。merge是指可以把很多小的via合并成一个大的via，仿真可以加快，第二个变量指明了可以merge多大范围；bias是指由于opc的影响，metal宽度可能会比画出来的有偏移（通常是需要查表的，因为不同宽度和间距会影响opc的bias），这里只是定义一个变量，后面在描述该金属层的时候会加上bias 语句才会真正生效。

ICdesigner001

totowo 发表于 2022-11-29 18:21
可以看EMX的manual，或者emx --help。merge是指可以把很多小的via合并成一个大的via，仿真可以加快，第二 ...

感谢感谢，讲的好详细

ICdesigner001

ICdesigner001 发表于 2022-11-30 09:52
感谢感谢，讲的好详细

halo，有新问题了，请问在通孔命令语句中的=>行是什么意思呢，与其下一行的电导率数据有影响关系吗，比如TV2，我将TV2的电导率改为0仿真出来的L/Q没有变化，当我把=>行信息删掉并将电导率改为0，结果才与在版图中删掉TV2相同。还有个直接的问题，通孔的电导率数据对L/Q有什么影响呢。

muye164

ICdesigner001 发表于 2022-11-30 10:06
halo，有新问题了，请问在通孔命令语句中的=>行是什么意思呢，与其下一行的电导率数据有影响关系吗，比如 ...

描述不同尺寸VIA的电阻
VIA尺寸可以不一样，对应的电阻也不一样
给电导率是解决VIA不是方形的情况
查一下电导率和电阻率怎么定义的，你就知道会如何影响L的Q值了

totowo

muye164 发表于 2022-11-30 10:21
描述不同尺寸VIA的电阻
VIA尺寸可以不一样，对应的电阻也不一样
给电导率是解决VIA不是方形的情况

前面有一句assume ohms/via就说明了是按单个via电阻的计算方法；
0.063 ==> 5.4, 这就是lookup table的描述方法，如果你的via是0.063 x 0.063大小，那对应的电阻就是5.4欧姆/via。通常查表的格式会有好几个不同的index，比如
0.063 ==> 5.4, 0.048 ==> 8.2。就是告诉emx不同尺寸的via对应不同的via电阻大小，如果版图中的尺寸跟table里不一样，他会用插值的方法估算一个数。
所以lookup table里插那句4.8991E+6 S/m我倒是没见过，我猜是如果lookup table中没有对应尺寸via数据的时候会用电导率条件去计算，而不用插值了（反正你这表里就一个item也没法插值）。

huai903

totowo 发表于 2022-11-29 18:21
可以看EMX的manual，或者emx --help。merge是指可以把很多小的via合并成一个大的via，仿真可以加快，第二 ...

大佬，请问一下这个via 合并的效果能否在emx仿真界面的via_merge里面定义呢，效果是否相同，谢谢！

totowo

huai903 发表于 2022-12-13 10:09
大佬，请问一下这个via 合并的效果能否在emx仿真界面的via_merge里面定义呢，效果是否相同，谢谢！
...

应该是一样的，图形界面最后也是生成命令行去跑程序的，你看一下那个生成的命令行就知道了