flip-chip中的RDL与bump的疑问

happy/ed · 发表于 2022-11-20 17:05:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

尝试做一个flip-chip的工作，有两点疑问，请各位大佬帮忙看看。

1，Bump是不是一般中间是PGbump，四周signal bump？其中PGbump要连接到PGmesh上？
2，IO pin和BUMP怎么通过RDL连接？有无脚本可以参考？（刚学innovus）

2046 · 发表于 2022-11-20 18:45:38

1.中间的PG bump通过PG mesh给 core area供电（要考虑esd问题，PGbump到core esd cell要有较小的电阻路径，也就是PG bump要直接打孔到core esd cell），周边的signal bump直接连到class是PAD AREAIO的periphery io cell，给 io或其他特殊 macro供电的PG bump靠近 io或macro附近，如果io或macro带有esd保护，它们之间直连就行了，不带还需要通过esd cell后连接。
2. innovus的 user guide比较详细了，直接参考就好了，或者找一个flipchip的 rak实验先。手边常备llefdef language reference。

happy/ed · 发表于 2022-11-21 14:16:55

本帖最后由 happy/ed 于 2022-11-21 14:29 编辑

2046 发表于 2022-11-20 18:45
1.中间的PG bump通过PG mesh给 core area供电（要考虑esd问题，PGbump到core esd cell要有较小的电阻路径， ...

谢谢大佬！刚找到UG看了下清楚多了。但是为什么PG的pad也需要设置为AREA IO呢，不是不需要与PG bump相连吗？

登录/注册后可看大图

happy/ed · 发表于 2022-12-15 15:46:52

2046 发表于 2022-11-20 18:45
1.中间的PG bump通过PG mesh给 core area供电（要考虑esd问题，PGbump到core esd cell要有较小的电阻路径， ...

大佬，那要是所有esd cell都集成在IO CELL里面，core area没有esd cell，岂不是不能pgbump直接连到core power stripe了？

happy/ed · 发表于 2023-3-22 23:04:08

2046 发表于 2022-11-20 18:45
1.中间的PG bump通过PG mesh给 core area供电（要考虑esd问题，PGbump到core esd cell要有较小的电阻路径， ...

大佬！请您帮我看看，万分感谢！！！！

周围的signal bump连接到IO PAD上，在def中显示连上了：

登录/注册后可看大图

但是power bump直接连到power mesh上，在def中却显示不出来：

登录/注册后可看大图

这是说明power bump没连上吗？

happy/ed · 发表于 2023-4-19 10:22:14

signal bump在fcroute到pad后，一直有drc和open的错误，有偿请有经验的工程师帮我修正！！

[求助] flip-chip中的RDL与bump的疑问

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2