设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 非常好的Verilog代码风格资料 RTL Design Style Guide f ...

1 234 / 4 页下一页

返回列表发新帖

楼主: mars2022

[资料] 非常好的Verilog代码风格资料 RTL Design Style Guide for Verilog HDL

发表于 2022-11-29 22:07:15 | 显示全部楼层

too old

回复支持反对

使用道具举报

发表于 2022-11-30 09:34:42 | 显示全部楼层

下来看看，呵呵

回复支持反对

使用道具举报

发表于 2022-12-6 09:39:20 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2022-12-7 10:48:05 | 显示全部楼层

谢谢分享！

回复支持反对

使用道具举报

发表于 2022-12-7 10:54:01 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-12-10 22:13:35 | 显示全部楼层

thankx

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-12-12 18:31:53 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-2-21 09:10:54 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-2-21 09:19:04 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-6-23 00:53:09 | 显示全部楼层

thanks

回复支持反对

使用道具举报

1 234 / 4 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-24 07:01 , Processed in 0.017807 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表