片内去耦合电容相关问题求助

Ashenonehjy · 发表于 2022-11-8 10:43:32

本帖最后由 Ashenonehjy 于 2022-11-8 10:51 编辑

我们的体系比较特殊，电源和地进入芯片都分别需要经过一根1cm（10nH）的键合线，这样片内的去耦合电容（Cdec）就起不到稳压的作用了，导致芯片内的接受的电压会产生较严重的振铃，请问这种去耦合电容应该怎么摆放？

andy2000a · 发表于 2022-11-8 10:43:33

Chip package 一般 SOT SSOP package应该不到10nH ? 你这 1cm长 bonding wire 是打 COB 吗? 还是, 特别package , 或 lcd driver 那类 COG , tft lcd driver chip 都长条chip COG 因此DIE很狭长. COG 有另一类 ITO 电阻问题.

芯片内的接受的电压会产生较严重的振铃

1. 应该问为何chip 内严重的振铃 , 如果是 chip内因driver 大电流ground bounce , 那应该设计不同 gnd , 把driver gnd 跟analog gnd 分开来处理 .

2. 另外就 bonding wire 多打几根, 并联bonding wire , 10nh 可降低

3. Chip外电压VDC 多高? 如果低电压用mos cap 去加大内部电容.

xuwenwei · 发表于 2022-11-8 11:02:39

新人弱弱的问个问题，你这个10nH的电感算大吗？一般IO接口连接线的电感是多大啊，如果也是这个量级，不也存在你这样的问题吗？

Ashenonehjy · 发表于 2022-11-8 11:09:45

xuwenwei 发表于 2022-11-8 11:02
新人弱弱的问个问题，你这个10nH的电感算大吗？一般IO接口连接线的电感是多大啊，如果也是这个量级，不也存 ...

10nH很大了，一般的键合线1到2nH

xuwenwei · 发表于 2022-11-8 11:10:33

Ashenonehjy 发表于 2022-11-8 11:09
10nH很大了，一般的键合线1到2nH

好的，谢谢回复。

limitos · 发表于 2022-11-8 11:21:18

不懂，只知道是C 和各种R+C的组合

totowo · 发表于 2022-11-8 16:36:14

只要片上电源和片上地之间相对比较稳定就行了，如果真的在乎，可以考虑在C上串联小电阻降Q

上官轩晖 · 发表于 2022-11-8 19:02:50

楼上说的对，串电阻降Q

woodhorse007 · 发表于 2022-11-9 08:57:38

多并几根金线,把L减少

Ashenonehjy · 发表于 2022-11-15 13:48:40

andy2000a 发表于 2022-11-9 09:04
Chip package 一般 SOT SSOP package应该不到10nH ? 你这 1cm长 bonding wire 是打 COB 吗? 还是, 特别 ...

我们目前只能采取多打几根金线减小电感了，感谢帮助

[求助] 片内去耦合电容相关问题求助

最佳答案

站长推荐 /2