关于∑ΔADC得一个疑问

vopor

    在∑ΔADC后面数字滤波中，经过CIC，补偿，halfband滤波就经过了很长得时间。比如64的过采样，在cic输出一个数据就是16个时钟，补偿滤波如果用到10阶的滤波器，那输出就要延时320个时钟，halfband要是也用10阶的话6400个时钟了。这时候输入不能变吧，这么算的话 ADC的采样频率就是f/6400了。 但是我看到一般都是说频率是f/64. 就是只除以64啊。刚开始做∑ΔADC。之前做SARADC，算采样频率技术一般就算多次时间可以出一个数据。
   如果用正弦波来测试的话，经过64T输出确实是正弦波的。但是用台阶来测的话，得不到正确的值。

gtfei

降采样后的信号（变化）频率=采样频率/降采样率，你说的delay和信号输出频率没有关系，对最终输出的数据进行测试时，使用的采样频率应该为输出频率，算出来的ENOB和直接算SDM比特流是等效的

vopor

是不是可以这么说，做测量用的时候，采一个数据是远比OSR*T的时间要慢很多。