循环级cyclic ADC问题关于余差放大后的电压突变

独白。 · 发表于 2022-10-12 09:13:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟现在在做一款12bit的循环级cyclic ADC，现在在做宏模型仿真，单级为带冗余位校准的1.5bit子集，p1、p2 是两相非交叠时钟，p3控制选择传到子级里的是外部输入信号还是余差放大后的信号，现在遇到的问题就是，当我给输入是一个差分为0.3V的电压时，从第一级经过余差放大后的电压值，在保持端会有50mV的突变，导致再次传到子级后再次经过余差放大后的差分输出值与理论值对应不上，使得后面的比较器输出的数字码和MDAC余差放大值的都不正确，附上仿真图像和子级的原理图，希望有会的大神指导一下！！！

独白。 · 发表于 2022-10-12 09:14:52

顶一下，希望有会的大神指导一下

[求助] 循环级cyclic ADC问题关于余差放大后的电压突变

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1