关于pfd+cp的pss+pnoise仿真参数设置

吕牛牛 · 发表于 2022-10-6 10:30:27

您需要登录才可以下载或查看，没有账号？注册

x

原理图如下

想请问pfd的两个输入时钟是给锁定状态下的频率么？延时时间呢有什么要求么？
vc端挂一个理想电压源，电压值是锁定的电压值么？、
PSS的设置

PNOISE的设置

仿真出来选择A^2/HZ,图如下

选择dBc

大佬们帮忙看看，设置是否哪有问题，仿真方法是否正确，感谢！

stm2010 · 发表于 2022-10-7 16:37:32

输入时钟和反馈时钟给一定的静态相差，可以通过TRAN仿真锁相环确定

吕牛牛 · 发表于 2022-10-8 10:01:45

请问是仿真整个pll环路然后锁定之后的参考时钟与反馈时钟的相位差么

[求助] 关于pfd+cp的pss+pnoise仿真参数设置