锁相环锁不上，但是Vc已经平稳了

IC黑乎乎 · 发表于 2022-9-29 20:46:41

您需要登录才可以下载或查看，没有账号？注册

×

各位前辈，请问为什么此时DOWN信号有一定的脉宽，但是Vc不放电呢？谢谢。

px51 · 发表于 2022-9-29 23:46:08

请问这是用cadence仿真的PLL环路吗

kenboy530 · 发表于 2022-9-30 09:26:43

看不到横坐标时间戳，无法确定PLL是否处于稳定态。从波形上看，你的PLL存在静态相位误差，试着改改CP，保证UP、DN尽可能对称。有一些方法可以降低静态相位误差，请查阅资料。

JohnHilo · 发表于 2022-9-30 09:57:58

已经锁定了啊，只不过有相位差

ww1573428537 · 发表于 2022-9-30 15:17:14

锁定了，看下输出频率就知道了

IC黑乎乎 · 发表于 2022-9-30 16:00:57

kenboy530 发表于 2022-9-30 09:26
看不到横坐标时间戳，无法确定PLL是否处于稳定态。从波形上看，你的PLL存在静态相位误差，试着改改CP，保证 ...

谢谢！请问是DC仿真静态电流失配吗

kenboy530 · 发表于 2022-9-30 16:08:40

IC黑乎乎发表于 2022-9-30 16:00
谢谢！请问是DC仿真静态电流失配吗

tran的失配

IC黑乎乎 · 发表于 2022-9-30 16:20:05

px51 发表于 2022-9-29 23:46
请问这是用cadence仿真的PLL环路吗

是的

px51 · 发表于 2022-10-5 19:58:16

IC黑乎乎发表于 2022-9-30 16:20
是的

请问可以仿真PLL的性能吗？比如相噪。

IC黑乎乎 · 发表于 2022-10-6 12:54:03

px51 发表于 2022-10-5 19:58
请问可以仿真PLL的性能吗？比如相噪。

PSS不收敛只能跑PFDCP的

账号		自动登录	找回密码
密码			注册

[求助] 锁相环锁不上，但是Vc已经平稳了