在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1651|回复: 3

[求助] icc 添加了tapcell跑vs时match不到这个cell,导致lvs不能compare

[复制链接]
发表于 2022-9-23 10:28:23 | 显示全部楼层 |阅读模式
200资产
数字后端新手在跑icc,用的是台积电180nm的库。在前边floorplan的时候添加了tapcell,在icc吐出网表的时候把tapcell也写在了网表里边。
在跑lvs的时候有一步是要把icc吐出的网表跟spice文件(工艺库对标准单元晶体管描述的)给合并下,生成晶体管级别的描述,但是在这个spice文件中并没有定义到tapcell,就导致跑 lvs的时候识别不到这个tapcell,除了问题。
想请教下大佬在icc吐出网表时,一般怎么处理tapcell,就是write_option怎么描述
下面是我的部分脚本跟calibre报的错
脚本
image.png image.png


lvs报错
ce2e2b45485c1aeda53fe6183919f30.png 072125b712e5b4d7e889f0825018c2a.png

 楼主| 发表于 2022-11-22 11:07:38 | 显示全部楼层
这个tapcell在读出.v文件时要把它给忽略掉才行
发表于 2022-11-24 11:17:01 | 显示全部楼层
2 楼正解。跟着你的stdcell的spice走,有tapcell,那么pr的网表就出来tapcell。没有,就不出。
发表于 2022-11-29 13:51:16 | 显示全部楼层
简单的说,spice netlist内有管子/器件的cell才对比LVS,否则就无需对比;ICC写pr netlist时,把tapcell ignore掉,设为exclude cell.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:47 , Processed in 0.017547 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表