在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: koukouni

[求助] [版图设计]如何在layout时,选择性的调用器件中的个别层次

[复制链接]
发表于 2022-9-20 13:04:06 | 显示全部楼层
谢谢分享
 楼主| 发表于 2022-9-20 15:38:33 | 显示全部楼层


一起探讨
发表于 2022-9-21 08:55:14 | 显示全部楼层
layout的苦谁知道
 楼主| 发表于 2022-9-21 09:16:32 | 显示全部楼层


pretty_hh 发表于 2022-9-21 08:55
layout的苦谁知道


说多了都是泪qaq
发表于 2022-9-21 09:20:39 | 显示全部楼层


koukouni 发表于 2022-9-21 09:16
说多了都是泪qaq


谁家的工艺啊?
发表于 2022-9-21 11:49:17 | 显示全部楼层


我想会不会是CSMC BCD的工艺
 楼主| 发表于 2022-9-22 11:26:39 | 显示全部楼层


李幕白 发表于 2022-9-21 11:49
我想会不会是CSMC BCD的工艺


啊这是可以说的吗,确实是qaq。。。为了减小面积一直在努力合环
 楼主| 发表于 2022-9-22 11:30:06 | 显示全部楼层


BCD工艺,才接触,就按照之前的学习方法,想要通过合环来减小面积,因为他本身的bulk环和iso环都去不干净所以发帖求助。现在发现好像不是环的问题环的作用挺大的

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 06:33 , Processed in 0.018431 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表