求助！！！DC综合如何处理flash时序？？

学习使我快乐 · 发表于 2022-9-6 17:26:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，请问在DC综合时如何处理flash的时序问题啊，比如我有一个10ns的系统工作时钟，和读取时间60ns的flash IP；如果直接放进DC里综合，肯定会报timing VIOLATED，这个时候我该如何处理这个flash使得时序满足；我可以把flash单独出来，不放进DC里，在设计里保留与flash的端口，然后对这些端口使用input/output delay约束吗？？

zsftm · 发表于 2022-9-7 08:55:24

这肯定要自己做电路用10ns时钟计数来产生flash的控制信号了啊

糊粘丶 · 发表于 2022-9-7 09:19:20

应该是对flash端口进行单独约束，包括但不限于setup hold。

stonemountain · 发表于 2022-9-12 23:15:33

设multicycle

[求助] 求助！！！DC综合如何处理flash时序？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2