在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1880|回复: 7

[求助] PLL环路滤波器的问题请教

[复制链接]
发表于 2022-8-24 12:07:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
51e62fb4efc9089b82a86201b8835ce.png
LPF这里引出两个电压,后面接两个电压电流转换(V2I),然后电流相加送给VCO,到底有什么好处?
 楼主| 发表于 2022-8-24 13:01:49 | 显示全部楼层
顶一下???
发表于 2022-8-24 13:42:14 | 显示全部楼层
采用average的方法减小spur
 楼主| 发表于 2022-8-24 14:03:29 | 显示全部楼层


transistor7 发表于 2022-8-24 13:42
采用average的方法减小spur


小哥没明白,能不能详细点,或者甩一篇论文
 楼主| 发表于 2022-8-25 09:46:40 | 显示全部楼层
来个人吧
发表于 2022-8-25 23:32:00 | 显示全部楼层
本帖最后由 transistor7 于 2022-8-25 23:33 编辑


TailSummer 发表于 2022-8-24 14:03
小哥没明白,能不能详细点,或者甩一篇论文


他俩转换成I之后相加,我理解就是对电阻两段的电压差进行处理。
我搜到几篇文章,但是跟你说的不太样,不是简单的相加。
关键词叫做analog split-tune VCO
主要目的是为了wide-tuning range
- A 4.2 GHz PLL Frequency Synthesizer with an Adaptively Tuned Coarse Loop- An Improved CMOS Ring Oscillator PLL with Less than 4ps RMS Accumulated Jitter


wu2007.pdf

277.9 KB, 下载次数: 19 , 下载积分: 资产 -2 信元, 下载支出 2 信元

A 4.2 GHz PLL Frequency Synthesizer with an Adaptively Tuned Coarse Loop

 楼主| 发表于 2022-8-26 11:04:38 | 显示全部楼层


transistor7 发表于 2022-8-25 23:32
他俩转换成I之后相加,我理解就是对电阻两段的电压差进行处理。
我搜到几篇文章,但是跟你说的不太样,不 ...


感谢感谢,我研究一下
发表于 2022-8-29 15:09:27 | 显示全部楼层
这里是dual loop PLL的做法,也不是为了Wide tuning range。你放的图里面的label已经告诉你两个Vctrl的作用了。2楼回复的有用,但是不全。我打个比喻吧,Vcoarse是粗调。定DC。Vfine是细调。定AC。Vcoarse这一点带宽很低,在锁定后基本处于不动的状态,Vfine这一点大概就在带宽附近,可以保证展频性能以及有频差时及时追回来。Vcoarse带宽低的好处就是他对于各种noise的高频滤波效果更好,可以减小2楼说的spur,也可以减小SDM的量化噪声,相当于变成了3阶LPF,但是带宽处看到的又是个两阶,好处还是多多的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:50 , Processed in 0.020068 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表