关于ICC后端流程中Critical Area的问题：Critical Area在数字IC后端中是否是一个重要的指标？

dearmrlv

我最近在寻找一个EDA方向的课题，在翻看ICC user guide的时候看到了Critical Area的主题。我开这个帖子是想请教一下各位大佬，Critical Area在数字IC后端设计中是否是一个重要的指标呢？

除此之外，还有一些别的问题：
1. 什么样的电路会出现比较严重的Critical Area问题？
2. 什么样的layout设计会出现比较严重的Critical Area问题？
3. 什么工艺会出现比较严重的Critical Area问题？
4. 可以用于计算Critical Area的方法除了使用Synopsys ICC、Mentor Calibre软件之外，还有什么？
5. 在后端流程中，对于Critical Area有什么预防措施呢？
    * ICC只有对Critical Area进行修复的方法：wire spreading和wire widenning

以下是我调研的一些资料：
ICC User Guide对Critical Area是这样定义的：
A critical area is a region of the design where, if the center of a random particle defect falls there, the defect causes circuit failure, thereby reducing yield. A conductive defect causes a short fault, and a nonconductive defect causes an open fault.
（layout中容易被粒子造成开路或者短路的部分被称为Critical Area）
我的理解是Critical Area = Layout + Paritical Distribution

在我实际跑后端流程的过程中，我发现对于一个只有Standard Cell的设计，Critical Area并不是一个特别严重的问题。如下图所示，我所设定的Core Utilization为0.4；这个电路中的Critical Area ratio的最大值约为0.12；随着Core Utilization的增加，这个电路的Critical Area ratio也会有轻微的增加，但都不超过0.3。


感谢大家抽时间阅读我的帖子，希望大家多加指点！

haoshiyang

你这利用率太低了，怎么critical area，压面积再试试吧

兔子IC

一直压，同时并行迭代几版，有一个梯度，直到绕不通为止欢迎加wx: pr-hao123，拉你进数字后端群