大电流镜像MOS管尺寸该如何设计？

zhangbangzhu

电路工艺为：0.5umCMOS。VREF为bandgap电压，由于电路需求，Iref1和ref2最大值达到6mA，MOS管M1、M2、M3、M4的尺寸设计成如图所示。电路对M1和M2的镜像要求很高。盲点是：M1和M2的M值和W/L值该如何取舍，比如50/2,M=6；还是25/2,M=12；或者10/2,M=30。由于初次设计，对于电流大，而镜像要求又高的镜像电流MOS尺寸设计没有把握。希望能得到您的指示，万分感谢！

zhanweisu27

M大的更好，除了好匹配外，寄生电阻更多并联总值减小，功耗。。。。

current mirrors的layout已经有太多的讲

再注意靠近避免连线电阻等问题

很奇怪电流这么大

V-I变换后如果需要大的电流也不用两路都这么大啊

[ 本帖最后由 zhanweisu27 于 2008-1-8 16:06 编辑 ]

zhangbangzhu

M3在PAD旁边，M3的Drain是直接连在PAD上的，所以M3的W=50，提高ESD能力（不知道这样的想法对不对），然后M4需要和M3匹配，因此M4尺寸就和M3一致了。然后M1和M2考虑也在PAD附近，又都是PMOS，尺寸做得和M3、M4一致，版图设计就比较好做。但是当心M值太小影响匹配精度。M1、M2、M3、M4工作状态都是直流静态，GATE端口没有动态信号，这样子GATE寄生电阻电阻的影响应该比较小（个人见解）。用的布线是1P2M，用多少的M值才合理呢？

iamxo

好像M不能太大的，太大了mirror不会太准确。
具体原因不记得了。呵呵。

chudong

我觉得如何确定关键要看你的layout，在M数增多，面积会撑大，走线会更加复杂，M数小一些会避免这种情况发生，个人认为，还是m小一些好——仅供参考！

zhanweisu27

ESD不需要这样的考虑吧

以前见过V-I电路外接电阻，其pad两边也是要二极管钳位的

当然更好还是加上ESD泄放电回路

zhangbangzhu

看了大家的意见，询问Layout和其他工程师，目前取值为： M1,M2: W/L=25/2,M=12 M3,M4: W/L=50/1.8,M=6 M3,M4的Drain端做成ESD结构，需要一定的W，这儿的M3,M4主要是让M1,M2的drain电压相同，因此，W就做的大些，适应ESD结构。由于涉及到低压工作，因此没有采用CASCODE结构。M1,M2属于电流镜匹配，一般设计中W最好不要超过50，M一般要取4的倍数，使得匹配更好，因此取W=25,M=12。这样M1,M2为25/2,M=12。

[ 本帖最后由 zhangbangzhu 于 2008-1-8 23:15 编辑 ]

xdgua

版图经常会把器件的nf改成m，这样画起来更方便，就是不知道对电路功能有没有影响