在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1517|回复: 1

[求助] 关于GF8XP工艺DRC PH密度error的疑问

[复制链接]
发表于 2022-8-6 19:13:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 C_Spectator 于 2022-8-6 19:16 编辑

如题,现在跑CHIP DRC会报DPDG_PH_min的PH层密度问题error如图1,但PH层在layout里是invalid层不能自己画。

熟悉这个工艺的大佬能指点下这个error该怎么解决的么?

自己找到了Doc里关于PH介绍的部分内容,看起来貌似是很多层组合在一起也会被识别为PH区域(而不是直接画PH层)?但本人不熟DRC error描述的有些语句。所以还有另一个问题想问下的:

DRC error语句里的difference、和union具体指后面层之间什么样的关系?

这描述看起来是不是需要多加点DG PMOS啊?


求热心大佬指点!提前感谢~~~

image.png

image.png

发表于 2023-1-5 14:41:27 | 显示全部楼层
本帖最后由 aixingril 于 2023-1-5 14:45 编辑

虽然做过硅基CMOS工艺版图设计工作,然而这个几乎看不懂,笑哭....
感觉deference就是图形间的与非,union是图形间的与...正确吗
然后密度小的问题,一般让FAB插入对应层dummy,达到要求。也可以客户操作,看FAB是否放开了插dumm的工具脚本。



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 04:33 , Processed in 0.018172 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表