innvous dbGet

fangwang85

   

jake 发表于 2022-8-3 10:41
虽然HD_SITE, CORE_SIZE的宽高相同，但是3.3V cell (HD_SITE)是不能放到1.2V core area (CORE_SITE)，两 ...

谢谢jake哥，那这些SITE其实是不能overlap在一起的 ,我用cut_row的方法，将重复的SITE去除掉.受教了

jake

   

fangwang85 发表于 2022-8-2 21:00
谢谢jake哥，那这些SITE其实是不能overlap在一起的 ,我用cut_row的方法，将重复的SITE去除掉.受教了
...

你的MMMC里是不是同时有3.3V和1.2V的.lib? 应该只保留1.2V .lib

fangwang85

   

jake 发表于 2022-8-3 11:18
你的MMMC里是不是同时有3.3V和1.2V的.lib? 应该只保留1.2V .lib

MMMC中 1.2v和3.3v 分别创建了library_set ,   create_library_set -name lib_ss_1.2v xxxx ;
create_library_set -name lib_ff_1.2v xxxx ;
create_library_set -name lib_ss_3.3v xxxx
create_library_set -name lib_ff_3.3v xxxx
然后用
update_delay_corner -name cmax_ss_1.2 -power_domian PD_VDD  -library_set {lib_ss_3.3v} ,
update_delay_corner -name cmax_ff_1.2 -power_domian PD_VDD  -library_set {lib_ff_3.3v} ,
对每一个power domain 都update_delay_corner.

jake

   

fangwang85 发表于 2022-8-2 22:50
MMMC中 1.2v和3.3v 分别创建了library_set ,   create_library_set -name lib_ss_1.2v xxxx ;
create_lib ...

PD_VDD定义的是1.2V吧？我觉得问题就在这里了。这句是告诉工具把3V的standard cell放到1.2V的power domain里。工具认为是supply, gnd有冲突，就退出了。   
update_delay_corner -name cmax_ss_1.2 -power_domian PD_VDD  -library_set {lib_ss_3.3v}
改成1.2V library set应该就可以了。
update_delay_corner -name cmax_ss_1.2 -power_domian PD_VDD  -library_set {lib_ss_1.2v xxxx}

HD_SITE, CORE_SITE应该不是工具崩溃的原因。

fangwang85

   

jake 发表于 2022-8-3 13:33
PD_VDD定义的是1.2V吧？我觉得问题就在这里了。这句是告诉工具把3V的standard cell放到1.2V的power domai ...

     PD_VDD是3.3V 的电压域。 我后来加了seOptMode -honorFence true. 重新load一遍upf。 去掉SITE 重复部分。就可以正常run了。感觉可能是upf每次重新打开 都要再load一次

siryi

dbshape -output polygon [dbget [ dbget top.fplan.groups.pd.isDefault 1 -p2].boxes]

fangwang85

   

jake 发表于 2022-8-3 10:41
虽然HD_SITE, CORE_SIZE的宽高相同，但是3.3V cell (HD_SITE)是不能放到1.2V core area (CORE_SITE)，两 ...

hi jake哥 ， 我的设计中 H2L 的levelshift是高压管做的，原来lef中默认是HD_SITE. 这些H2L levelshift需要插入3.3V 的Filler。
但是H2L的 levelshift 是放在低压区域的。（我设置的了fence group）， 低压1.2v为CORE_SITE.  我现在是将H2L 的SITE 改成CORE_SITE.可以正常跑flow。有个问题H2L levelshift的fence group 里面无法正常加入3.3v的filler（HD_SIITE）。因为这些 3.3v的filler也需要加入到高压区（HD_SIITE）。
尝试过将HD_SITE全部改成统一的CORE_STIE. 但是会导致工具乱插buffer，完全不遵守upf的rule
不知道jake哥有没有好的建议，谢谢了

jake

   

fangwang85 发表于 2022-8-5 20:28
hi jake哥 ， 我的设计中 H2L 的levelshift是高压管做的，原来lef中默认是HD_SITE. 这些H2L levelshift需 ...

以前用到库有分低压，高压两套standard cell library。
1. 主供电为低压的level shifter，follow pin是低压，高压供电为secondary power。这种level shifter只能放到低压的CORE_SITE area。
2. 主供电为高压的level shifter，follow pin是高压，低压供电为secondary power。这种level shifter只能放到高压的HD_SIDE area。
因为主供电follow pin不同，这两种库的level shifter是不能随意放置的。

看你的帖子，我能想到的是:
1. 找找看低压standard cell library有没有H2L level shifter。
2. 找找看有没有一种特殊的buffer，follow pin不直接给buffer的管子供电，实际供电为secondary power。如果buffer是高压管子做的，可以拿来当H2L level shifter用。
3. 找个高压库里的buffer，copy出来自己做一个custom level shifter库。lef里改成CORE_SITE，power, ground名字改成与低压同名，lib里供电改成低压，应该也可以当成CORE_SITE的H2L level shifter来用。Timing可以粗糙一些。这种高压库的buffer用低压供电，会变得很慢，用到任何path都只能当成asynchronous path了。

fangwang85

   

jake 发表于 2022-8-6 11:26
以前用到库有分低压，高压两套standard cell library。
1. 主供电为低压的level shifter，follow pin是 ...

谢谢jake哥 受教了

haoshiyang

   

jake 发表于 2022-8-6 11:26
以前用到库有分低压，高压两套standard cell library。
1. 主供电为低压的level shifter，follow pin是 ...

Hi jake哥，有个问题请教下。我用innovus做hierarchy flow的时候，我看ug上是推荐specify Partition之后进行place_opt_design + Global route 然后再Assign pin吗？这样place好像时间挺长的啊!