innvous dbGet

fangwang85

请教下innvous中如何抓出power domain的bbox或者是polygon
谢谢了

jake

proc boundingBoxPD_dbGet {} {
  set pd_names [dbGet top.pds.name]

  foreach pd $pd_names {
    if {[dbGet [dbGet -p top.pds.name $pd].isDefault]} {
      puts "=============================================================="
      puts "$pd\(Default\) Box"
      puts "[lindex [dbGet [dbGet -p top.pds.name $pd].group.boxes] 0]"
      puts "==============================================================\n"
    } else {
      puts "=============================================================="
      puts "$pd Box"
      puts "[lindex [dbGet [dbGet -p top.pds.name $pd].group.boxes] 0]"
      puts "==============================================================\n"
    }
  }
}

jake

Cadence提供的脚本

fangwang85

jake 发表于 2022-8-1 21:40
Cadence提供的脚本

受教 谢谢jake哥

xingyun666666

jake 发表于 2022-8-1 21:39
proc boundingBoxPD_dbGet {} {
  set pd_names [dbGet top.pds.name]

之前只做过单power  domain的，现在主流的做法，top在partition时，都会尽量避免出现一个block有2个power domian?
我的疑问，
1，是不是有些情况无法避免一个block中有2个甚至更多的power domain？
2，如果是单domian，是不是PR时吃不吃upf都可以了，upf在PR时就没有意义了哦？我们flow上好像写了一个假的upf，有正常的upf但是没有用到

jake

xingyun666666 发表于 2022-8-1 22:27
之前只做过单power  domain的，现在主流的做法，top在partition时，都会尽量避免出现一个block有2个power  ...

1. 是的，有时无法避免两个power domain。例如一个block内部用一个电压，但是这个block和其他block的接口是另一个电压。这时就需要用到level shifter。即使把level shifter独立出去成为单独一个block，这个level shifter block仍然用到两个供电电压，仍然是两个power domain。 2. 如果是单domian，是不是PR时吃不吃upf都可以了，upf在PR时就没有意义了哦？是的, UPF对synthesis, P&R没有任何影响。 可能top level验证仍然会用到UPF，因为要做full chip power aware simulation。

xingyun666666

jake 发表于 2022-8-2 13:07
1. 是的，有时无法避免两个power domain。例如一个block内部用一个电压，但是这个block和其他block的接口 ...

1，例如一个block内部用一个电压，但是这个block和其他block的接口是另一个电压，这个不太懂哦，是在top level时，经过我的io port后，到其他block的cell（这个cell是另一个电压？）
2.UPF对synthesis, P&R没有任何影响。 可能top level验证仍然会用到UPF，因为要做full chip power aware simulation。
---这个指的是top做low power check，VCLP吗？还是说其他的，是不是block level也可以自己跑下？但是我们这次项目确实block自己没有跑，前端跑的vclp，好像PR top 也没有跑，我的想法， 是不是low power这个完全是前端弄的，所以，让前端去跑vclp就行了，后端提供pg netlist就行了，当然，也可以后端自己来跑，以前好像都是后端来跑

jake

xingyun666666 发表于 2022-8-2 00:20
UPF对synthesis, P&R没有任何影响。 可能top level验证仍然会用到UPF，因为要做full chip power aware sim ...

抱歉，可能我前面讲的不够严谨。 如果一个block是single power domain，这个block跑synthesis, P&R不需要UPF。
Top level如果是multiple power domain，通常会给每个block写个UPF，哪怕很多block本身是single power domain。在top level跑RTL仿真的时候加上UPF，这样就可以仿真low power功能，如某个power domain shut down之类。 如果UPF是前端写的，那么前端需要跑CLP，验证UPF的正确性。
Low power主要由系统+前端决定。如果前端很年轻很不成熟，可能就会需要后端帮助。后端主要负责实现，要让工具根据UPF生成正确的电路，如网表里I/O的level shifter都正确加上了，level shifter的secondary power在P&R flow里都正确连上了。

fangwang85

jake 发表于 2022-8-2 14:40
抱歉，可能我前面讲的不够严谨。 如果一个block是single power domain，这个block跑synthesis, P&R不需要 ...

jake哥， 我再请教个问题。 innvous走upf flow。 3.3v的std cell 的SITE 为HD_SITE .  1.2v的stdcell  SITE 为CORE_SITE.他们是等高等宽的。1.2v为default voltage。init_design后， 1.2v的区域同时有HD_SITE和 CORE_SITE（他们overlap重合了）, place_opt_design的时候 工具直接崩溃了。 工具不支持这种多SITE ROW吗？谢谢了

jake

fangwang85 发表于 2022-8-2 20:02
jake哥， 我再请教个问题。 innvous走upf flow。 3.3v的std cell 的SITE 为HD_SITE .  1.2v的stdcell  SI ...

虽然HD_SITE, CORE_SIZE的宽高相同，但是3.3V cell (HD_SITE)是不能放到1.2V core area (CORE_SITE)，两者的supply, ground定义是不一样的，两种cell不能混在一起的。
默认1.2V的区域，Innovus设置的时候应该只允许1.2V standard library, 加上level shifter，ISO之类LP cell library。
3.3V重新开一个block。