4548| 25
|
[求助] calibre做数字电路lvs如何include cdl文件 |
100资产
最佳答案0、不太清楚楼主用的什么PR工具,楼主导出verilog的时候记得把电源和地导出来。像下面这张图这样,这是标准单元库的电源和地还有nwell,pwell都有连接
1、v2lvs用 [-lsp spice_library_file] [-s spice_library_file] 这两个命令,spice_library_file就是cdl文件
在calibre interactive的GUI界面里,更简单,把verilog translator填好,input-netlist那里改一下就行了
2、可以用CIW-file-inport-verilog对PR工具导出的verilog,建 ...
| ||
|
||
发表于 2022-7-25 09:19:01
|
显示全部楼层
| ||
| ||
| ||
发表于 2022-7-28 08:55:27
|
显示全部楼层
| ||
| ||
发表于 2022-7-29 08:36:03
|
显示全部楼层
| ||
| ||
发表于 2022-7-29 09:06:41
|
显示全部楼层
| ||
| ||