在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4567|回复: 20

[资料] SystemVerilog for Design(2nd edition)原版和中文版

[复制链接]
发表于 2022-7-12 14:17:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 YYTONG 于 2022-7-12 14:19 编辑

英文版为第二版
中文版为第一版

SystemVerilog硬件设计及建模.part1.rar

25 MB, 下载次数: 107 , 下载积分: 资产 -8 信元, 下载支出 8 信元

售价: 1 信元资产  [记录]

SystemVerilog硬件设计及建模.part2.rar

20.45 MB, 下载次数: 95 , 下载积分: 资产 -7 信元, 下载支出 7 信元

售价: 1 信元资产  [记录]

SystemVerilog(2nd).pdf

3.29 MB, 下载次数: 114 , 下载积分: 资产 -2 信元, 下载支出 2 信元

售价: 1 信元资产  [记录]

发表于 2022-7-14 08:17:46 | 显示全部楼层
谢谢分享
发表于 2022-7-14 08:19:03 | 显示全部楼层
thanks
发表于 2022-7-14 19:59:04 | 显示全部楼层
谢谢
发表于 2022-7-15 09:27:00 | 显示全部楼层
谢谢分享
发表于 2022-7-15 11:00:22 | 显示全部楼层

谢谢分享
发表于 2022-7-15 13:47:38 | 显示全部楼层
谢谢分享
发表于 2022-7-16 08:41:01 | 显示全部楼层
謝謝分享
发表于 2022-8-9 10:09:56 | 显示全部楼层
感谢分享!
发表于 2022-8-9 17:14:31 | 显示全部楼层
感谢分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 18:31 , Processed in 0.026329 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表