这是表示fpga芯片坏了？倒是能连上fpga。

watertree

WARNING: [Labtools 27-3123] The debug hub core was not detected at User Scan Chain 1 or 3.
Resolution:
1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active OR
2. Manually launch hw_server with -e "set xsdb-user-bscan <C_USER_SCAN_CHAIN scan_chain_number>" to detect the debug hub at User Scan Chain of 2 or 4. To determine the user scan chain setting, open the implemented design and use: get_property C_USER_SCAN_CHAIN [get_debug_cores dbg_hub].

xiaoxiaochen

芯片没坏. 问题是 Vivado Lab 与内部调试总线的通信无法沟通.  这通常是由于 ILA/VIO DUT 的时钟不振荡

watertree

xiaoxiaochen 发表于 2022-7-8 23:50
芯片没坏. 问题是 Vivado Lab 与内部调试总线的通信无法沟通.  这通常是由于 ILA/VIO DUT 的时钟不振荡 ...

多谢回复。对这块不了解。那这个时钟是哪里提供的？ 芯片内部的？

Love24

1、确保选取的debug时钟是free-running的，即一上电就有的时钟，不依赖于其他控制逻辑触发才能产生的时钟，时钟是在set up debug时选的，如果不手动选择，工具默认会选择各个debug信号的同步时钟；
2、选取的时钟频率也有要求，印象里在仿真器默认设置下，debug时钟不能低于25Mhz；

watertree

Love24 发表于 2022-7-11 09:58
1、确保选取的debug时钟是free-running的，即一上电就有的时钟，不依赖于其他控制逻辑触发才能产生的时钟， ...

多谢回复。主要我没加debug 模块用于观察内部数据。所以比较奇怪。

fengbohan1

ila_dubug_hub的时钟频率应该是JTAG时钟频率的2.5倍之上。