关于双端SRAM时钟间的recovery time要求的问题

huhb_chip · 发表于 2022-7-4 14:34:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

双端SRAM的lib里面对read clock和write clock的上升边沿到达时间之间会有recovery time的要求，如下图所示。结合verilog module, 这个recovery time看上去仅在对同一个地址进行读写时起作用，是防止读写竞争对read clock和write clock的有效沿的到达时间做了要求，请教各位大神，不知这样理解对不对？如果是这样的，STA时需要考虑对这个recovery time check的满足吗？如果设计时保证不会对同一地址进行读写，是否STA就不用考虑对这个的检查？

lygrc · 发表于 2022-7-4 15:18:42

如果设计时保证不会同时对同一地址进行读写，约束中直接disable timing，不用考虑两个时钟之间的timing arc检查

matrx · 发表于 2022-7-4 15:30:56

一般设计要考虑不会出现读写冲突的情况

huhb_chip · 发表于 2022-7-4 16:45:09

谢谢解答！还有一个疑问，如果设计做不好，出现了对同一地址同时读写，那么为什么会用recovery time来检查，而不是removal time? 只要时钟周期足够长，两个时钟边沿即使对齐，也能满足recovery time，这样STA实际上检查不到对同一地址同时读写的冲突问题。用removal time反而能够检查出来两个时钟边沿同时到达的问题，但lib里面并没有关于两个clock间的removal time要求。

huhb_chip · 发表于 2022-7-6 09:44:38

huhb_chip 发表于 2022-7-4 16:45
谢谢解答！还有一个疑问，如果设计做不好，出现了对同一地址同时读写，那么为什么会用recovery time来检查 ...

为什么会用recovery time而不是removal time来检查同一地址同一时刻的读写冲突，有哪位大神帮忙释疑一下

[求助] 关于双端SRAM时钟间的recovery time要求的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2