设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital logic RTL and Verilog Interview questions

12 / 2 页下一页

发新帖

查看: 9064|回复: 16

[资料] Digital logic RTL and Verilog Interview questions

发表于 2022-7-3 08:06:15 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 CerberusX 于 2022-7-3 09:57 编辑

重新上传加了书籤页的

Digital logic RTL and Verilog Interview questions (Trey Johnson).pdf (1.59 MB, 下载次数: 144 )

回复

发表于 2022-7-3 09:32:13 | 显示全部楼层

感谢，下载看看

回复支持反对

发表于 2022-7-3 09:39:26 | 显示全部楼层

thanks'

回复支持反对

发表于 2022-7-3 11:47:36 | 显示全部楼层

Good~~~

EETOP创芯人才网职位发布入口

回复支持反对

不会吧不会吧

发表于 2022-7-3 12:08:34 | 显示全部楼层

谢谢，看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-7-3 20:51:12 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-7-3 22:12:08 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-1-24 17:17:14 | 显示全部楼层

好书，下来看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-1-25 10:59:53 | 显示全部楼层

Thanks !

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-4-15 01:32:47 | 显示全部楼层

多谢分享

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-2 13:39 , Processed in 0.028276 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表