|

楼主 |
发表于 2022-6-24 10:06:47
|
显示全部楼层
感谢您的回复, 看得出来是专业做设计的, 不过从我做过的那个项目来看, 我有几点问题想要再请教下
我们设计测试针卡的时候, 从pad的坐标看得出来所有VGL的出针pad在一起, 假设针卡当初测试只出1边的话, 另外一边,岂不是测试的都是没覆盖到,因为你提到的内部版图没拉通,
其次, 也是我不解的是, 因为wafer上的所有的die 后面都要切割分离, 既然注定了要分离, 为何制作wafer的时候要连到一起, 因为连到一起, 测试的时候如果是并行测试的话, 就要用relay做隔离, 否则一个dut的测试就会受另外一个影响.
|
|