在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2280|回复: 5

[求助] 显示驱动IC VGL/GND pin在整片wafer上short在一起?

[复制链接]
发表于 2022-6-24 09:41:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
之前开发过一个driver ic的测试程序,发现在wafer上全部的die都是VGL、GND pin分别short在一起,请教各路大神这是什么原因呢?
发表于 2022-6-24 09:49:12 | 显示全部楼层
DriverIC芯片内部左右2侧各有一个VGL电路。如果版图在芯片内部没有通拉,在外部PCB上就需要把PIN连接在一起。一般在不确定内部是否通拉情况下,都要求PCB上把VGL的PIN都连起来。
发表于 2022-6-24 09:55:41 | 显示全部楼层
可能是VGL是sub的电压,但是测试的时候没有低压,就放到gnd上,不知道是不是这样
 楼主| 发表于 2022-6-24 10:06:47 | 显示全部楼层


lidequan 发表于 2022-6-24 09:49
DriverIC芯片内部左右2侧各有一个VGL电路。如果版图在芯片内部没有通拉,在外部PCB上就需要把PIN连接在一起 ...


感谢您的回复,  看得出来是专业做设计的,  不过从我做过的那个项目来看,  我有几点问题想要再请教下
我们设计测试针卡的时候, 从pad的坐标看得出来所有VGL的出针pad在一起, 假设针卡当初测试只出1边的话, 另外一边,岂不是测试的都是没覆盖到,因为你提到的内部版图没拉通,
其次, 也是我不解的是, 因为wafer上的所有的die 后面都要切割分离, 既然注定了要分离, 为何制作wafer的时候要连到一起, 因为连到一起, 测试的时候如果是并行测试的话, 就要用relay做隔离, 否则一个dut的测试就会受另外一个影响.

发表于 2022-6-24 10:24:20 | 显示全部楼层
你好,我不太懂外部的测试。对DriverIC来说,左右2侧都有一个VGL电压源,应该对应你所看到的PAD。因为VGL要驱动TFT的gate端,所以在芯片的左右2侧都有以VGH,VGL为正负电压源的电路。一般在内部是只有1个独立的电压源VGL。所以需要通拉。如果内部没有通拉,那就只能靠外部PAD拉过去电源。和wafer没有关系。你可以试试断开外部2个VGL PAD之间的连线。若内部是我所说的供电体系,可能有一侧的VGL驱动电路就不工作了,因为他的地此时变成了highZ未知态。你也可以通过测试反推内部的VGL情况。
真卡测试只出一边很可能是我所说的供电情况,所有的PAD在内部都是同一个VGL电压源,所以你出任一个VGL PAD去测试都是一样的。
发表于 2022-6-24 11:39:36 | 显示全部楼层
一般driver ic  VGL 会有负电压 . 至于靠chargePump 产生负压  ,  或外面PMIC 提供  要看system . 某些是driver 内部pump , pump 需花时间 pump. 你说VGL GND 应该只TESTING pump看到. 一旦pump 起来后 substarte 会负压.  还有你碰到 哪类工艺, 有些工艺本身正负压  如u 公司有. 有些是高压工艺 ,  但 因epi layer 可做正负压. 但 ,   很多BCD工艺 是不能用正负压, 主要在BCD  substrate 要求=GND ,   





你说整片wafer上short在一起 . 不太可能吧 , die 会有切割道  而且 切割道有些会放 WAT 用 test linedevice .

您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:48 , Processed in 0.022168 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表