在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1624|回复: 4

[讨论] 后端的发展趋势

[复制链接]
发表于 2022-6-19 10:07:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
今天和朋友讨论到,后面ML 日益成熟,后端一些flow 上的东西(譬如:APR fix timing,floorplan等)完全可以由tool 自己run,那么这些工作一旦被工作取代后。那么,怎样的工作,是难以被日后的工具取代的呢。
发表于 2022-6-19 19:02:53 | 显示全部楼层
重复简单有规律的工作都很容易被取代更高层次的工作才不会被取代, 比如高级开发, 架构师, 产品经理...要么是技术的顶端要么是和人打交道
发表于 2022-6-19 19:47:52 | 显示全部楼层
本帖最后由 MNJR 于 2022-6-19 19:49 编辑

我不是做数字后端的,是做模拟和混合信号的,现在还没毕业。做混合信号也有用过一些数电后端的EDA,所以过来说一点点小想法,交流一下,欢迎讨论
我想楼主应该是做数字后端的,不过我想首先说一下模拟电路,再引申到数字电路
如果楼主懒得看底下的废话,这里有直接的结论。超大规模异步数字电路的相关方向。
machine learning(ML)这些AI技术的发展确实很快,我之前也很紧张,感觉自己毕业说不定就要失业,但是后来发现距离完全替代人还是有一些距离的。以模拟电路自动化(包设计和版图,这部分虽然不是我的研究方向,但是我有时候也看一眼)为例,基本上现在AI还就是处于调参的水平,也就是电路结构是设计师定好的,AI只负责调参,一个晶体管都不能往上加,也不能往下减;版图是基于template生成的(这样做出来的东西在performance上注定是差的,但是功耗表现和人手工做差不多)。什么是AI无法做的呢?答:在topology这上面做创新。为什么呢?因为在这方面连一个损失函数都凑不出来,你怎么比较两种结构的好坏。更深层的原因可能是我们人类都没有搞清楚什么样的电路结构是最好的,或者说根本没有最好的,只有最适合的。为啥AI可以调参,因为我们把结构定好,剩下的参数就只剩增益,带宽……这些可以直接很容易用仿真器跑出来的参数表征电路性能,这些是可以凑一个损失函数的。
楼主可能觉得这种自动化程度挺一般的,但是对于模电而言确实已经是state of art,这种自动化程度远不及现在的数电全流程的自动化程度。这就引申到一个问题为什么数电自动化程度这么高,而模电不行?我个人认为是因为数电先天就把电路底层模型简化了,既给现在的数电加了很多限制,最明显的就是值域和时域的离散化。值域上变成了只有0和1的逻辑门,时域上变成在时钟驱动下的同步时序逻辑。这两个限制进一步的让数字电路的建模靠理想逻辑门+延迟一个简简单单的延迟就能完成。所以才能有那些分析timing的工具,才有了自动化。进一步到PR,其实也只是要让走线长度最短,说白了也是算几个数,也是有数学模型的。总之,这些简化使得我们有一个数学模型可以对数字电路的topology进行分析了,不像模电,没有可以分析的数学模型。
这些限制推动了数电的发展,推动了自动化,但是我认为他们可能在未来也将成为对数电的制约。什么意思呢?假如我们有100亿个晶体管,要实现一些功能,按现在这套来,这100亿个晶体管组成的电路一定是实现这些功能最好的形式吗?不一定吧。举个例子:实现一个计算功能,CPU可以软件实现,也可以FPGA实现。以前没有各种xPU和FPGA(至少不想现在这么广泛的用),CPU就够了,因为工艺红利足够推动性能提升。但是后来发现不行了,摩尔定律顶不住了,各种ASIC就都出来了,因为CPU其实就是一个限制,一个计算架构的限制,只有打破这个限制,才能释放性能。打破了这个限制之后,现在在高性能计算领域才兴起异构计算。
在量子计算这种次时代科技到来之前,我们还得靠晶体管,所以可能有一天我们人类完全无法提高晶体管的工作频率和集成密度了。这时可能就需要进一步打破现在,既时域和值域离散化的限制。值域太难了,器件不支持,底层的数学支撑也没了。但是时域上可不一定,异步电路也可以做的。前两天我看到西电还是西工大一个新闻,他们好像在做这方面的东西,做异步CPU。据我了解,这方面应该是没有什么现成的设计方法学的吧,design flow可能就更没有。所以我觉得楼主可以考虑这方面的东西。
上策当然是去做先行者,做给异步数电构建一个好的数学模型,但是这个太难了;中策我认为可能是去开发相关的EDA,把别人做的模型做成实际的东西;下策持续关注相关方向的EDA和设计方法学。这里说的EDA包括那种简单的小插件。其实前两个都是EDA开发的,开发工具的当然不会被工具取代,不过市场肯定是小的,而且要有很好的数学背景。最后一个可能在更远的将来还是有再被取代的风险的。
发表于 2022-6-20 11:57:52 | 显示全部楼层
不知道这一波芯片发展的红利能持续多久,但是正如你所说,居安思危是非常有必要的。
后面不仅是看科技的进步,也需要看整体大环境的影响,就像之前的互联网经过这么多年的高速发展,随着各大厂的裁员潮,也感觉互联网的时代也在渐渐落幕。
但是我感觉芯片这一产业想要被AI代替,至少我们这一代然感觉不太可能,当然这也不是百分之一百。别看现在国内各中“牛逼”的芯片搞出来了,但是其中真正有多少含金量呢?国外的CPU/GPU做了多少年了,国内这才做了几年就搞出来了,其中就不多说了。
不说设计这一块了,单纯的EDA工具就被国外掐得死死的,万一哪天中美闹翻了,EDA工具一禁用,真的是“巧妇难为无米之炊”了。不单单是说芯片这个行业,很多行业的精密零件我们自己也造不出来,想要近几十年用AI来代替,除非再来一场宏大的“工业革命”。
总之,我们在芯片这个行业和国外还是有着很大的差距。在现在的芯片红利中,我觉得我们还是需要不断学习替身个人能力,降低个人负债,积累一定财富,不至于在这一波大潮褪去后“裸泳”。
发表于 2022-6-20 15:25:30 | 显示全部楼层
learning is  just learning
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 02:40 , Processed in 0.025205 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表