设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › RFIC layout 设计中电感的间距设置为多少可以将互耦合降 ...
返回列表 发新帖
查看: 1594|回复: 2

[求助] RFIC layout 设计中电感的间距设置为多少可以将互耦合降到最低

[复制链接]
温柔一些
发表于 2022-6-16 14:58:16 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
RFIC layout 设计中电感的间距设置为多少可以将互耦合降到最低
回复

举报

maomao198477
发表于 2022-6-16 15:00:33 | 显示全部楼层
要降到最低就把距离拉的最远
回复 支持 反对

举报

李玉彬
发表于 2022-6-16 15:49:45 | 显示全部楼层
也可以不拉的很远，允许的话，可以使用twisted形状的电感来降低寄生的耦合系数
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 21:53 , Processed in 0.014726 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表