ICC2中Floorplan引脚错误问题

icliupengzhi123

做完Floorplan后，在跑place-opt时候有这个问题出来。说我有个引脚【w_addr_to_ee[7]】不对，其他引脚都是这么弄的，就这个在报错，大家可以帮忙看看什么问题么，感觉无从下手 。
另外PIN脚的文件是这样的。

我在想是我导出来的PIN文件就没对，还是因为这个【w_addr_to_ee[7]】放在文件最上面和 【w_addr_to_ee[6]】、【w_addr_to_ee[5]】、【w_addr_to_ee[4]】这些没有放在一起，他们就会报错误么。大家可以帮我看看么，感谢

li441262673

这个port是floating的，warn可以忽略。

icliupengzhi123

   

li441262673 发表于 2022-6-14 08:59
这个port是floating的，warn可以忽略。

嗯嗯 ，谢谢。但还是有个疑问 这个port软件为什么会认为是floating呢。我没给它单独定义啥的，我现在自己也还不知道这个port最后是不是floating。

li441262673

   

icliupengzhi123 发表于 2022-6-14 09:46
嗯嗯 ，谢谢。但还是有个疑问 这个port软件为什么会认为是floating呢。我没给它单独定义啥的，我现在自己 ...

因为这个port后面没连任何cell，所以工具会报这个warn。主要是因为rtl里定义了这个port，但是没有任何逻辑，所以综合出来的网表这个port是floating的。你不确定的话，可以报一下这个port后面连了什么，应该报不出来。

icliupengzhi123

   

li441262673 发表于 2022-6-14 09:59
因为这个port后面没连任何cell，所以工具会报这个warn。主要是因为rtl里定义了这个port，但是没有任何逻辑 ...

嗯嗯 ，懂了，感谢

icliupengzhi123

   

li441262673 发表于 2022-6-14 09:59
因为这个port后面没连任何cell，所以工具会报这个warn。主要是因为rtl里定义了这个port，但是没有任何逻辑 ...

你好，还想请问下一个问题，我现在placement做完了，下面准备CTS。做了一些设置后，执行：clock_opt -only_cts -no_clock_route 命令，但中途任务终止了，我看到其中有一条是这样报告的：


说空间利用率超过百分之99了，没有空间在插入buff了。它这个意思是我做的Floorplan太小了，已经没有空间再拆入buff来有优化了么。（第一次跑这个流程，也没人带，看到一些问题就比较懵）

li441262673

   

icliupengzhi123 发表于 2022-6-14 10:22
你好，还想请问下一个问题，我现在placement做完了，下面准备CTS。做了一些设置后，执行：clock_opt -onl ...

意思就是面积太小了，利用率太高了，你要把面积加大。你是怎么创建floorplan的？指定长宽还是指定ratio？你可以指定ratio 60%试试

icliupengzhi123

   

li441262673 发表于 2022-6-14 11:30
意思就是面积太小了，利用率太高了，你要把面积加大。你是怎么创建floorplan的？指定长宽还是指定ratio？ ...

当初就是按照ratio来设置的。具体是多少记不得了，但不是默认的0.7，我记得要比这个低。因为这个做了几个版本了，之前有在报告congestion比较大，现在给的面积是比较大的了。既然不行我就重新做个Floorplan吧。看了下确实好像都塞满了。

icliupengzhi123

   

li441262673 发表于 2022-6-14 11:30
意思就是面积太小了，利用率太高了，你要把面积加大。你是怎么创建floorplan的？指定长宽还是指定ratio？ ...

你好，下午重新做了Floorplan，现在时钟树已经长好了，现在在分析时钟树质量怎么样，我把结果报告出来了。这里面有两个maxtran 违例，违例的是这两个吧，遇到这种应该怎么修改好一些呢。

li441262673

   

icliupengzhi123 发表于 2022-6-14 17:43
你好，下午重新做了Floorplan，现在时钟树已经长好了，现在在分析时钟树质量怎么样，我把结果报告出来了 ...

时钟树的两个目标：latency和skew。也就是你截图的第二个方框。2个max trans viol具体的你要报一下，2.5应该是设的一个值。