设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog高级数字系统设计技术与实例分析
12
返回列表 发新帖
楼主: BellaYang

[资料] Verilog高级数字系统设计技术与实例分析

[复制链接]
发表于 2022-9-13 12:23:13 | 显示全部楼层
真是不错，很是地道和专业，学习下
回复 支持 反对

使用道具 举报

空音
发表于 2022-9-14 16:35:26 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

ic886
发表于 2024-3-17 19:24:10 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

binnq
发表于 2024-4-11 16:33:02 | 显示全部楼层
感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-4-12 10:58:03 | 显示全部楼层
内容全面详尽，很透彻和深度，学下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-8-11 15:09:06 | 显示全部楼层
thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-8-14 10:18:26 | 显示全部楼层
谢谢楼主分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

weave
发表于 2024-8-15 21:35:42 | 显示全部楼层
感谢费你想
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-9-9 08:49:41 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-18 20:21 , Processed in 0.018446 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表