在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3552|回复: 14

[资料] Verilog高级数字系统设计技术与实例分析

[复制链接]
发表于 2022-6-9 14:21:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog高级数字系统设计技术与实例分析》
看到大佬说,看RTL代码一定要用硬件思维,而不是软件思维。
太难了,所以推荐了这本书,可以帮忙理解Verilog代码对应的电路。
特地找了可以复制的版本,太难了,下了好几个都是图片扫描版,不方便标记;

Verilog高级数字系统设计技术与实例分析.rar

22.71 MB, 下载次数: 142 , 下载积分: 资产 -7 信元, 下载支出 7 信元

售价: 7 信元资产  [记录]

Verilog的硬件思维

发表于 2022-6-9 16:12:09 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2022-6-11 00:38:45 | 显示全部楼层
thanks
发表于 2022-6-16 15:40:27 | 显示全部楼层
thx . But it's too simple.
发表于 2022-6-17 04:04:56 | 显示全部楼层
Thanks a lot
发表于 2022-6-17 11:22:47 | 显示全部楼层
谢谢分享
发表于 2022-6-20 14:25:59 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2022-9-7 07:33:51 | 显示全部楼层
谢谢分享
发表于 2022-9-11 11:14:28 来自手机 | 显示全部楼层
谢谢分享
发表于 2022-9-12 19:07:40 | 显示全部楼层
Thanks a lot
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 16:33 , Processed in 0.031109 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表