请教CMOS信号和CML信号的区别

海绵

除了VPP之外，CMOS信号和CML信号有何区别？

尤其是在接口方面，似乎经常用到CMOS2CML  或者CML2CMOS电路，想请教下各位前辈，CML和CMOS信号有何区别，为什么要经常互相转换？

新人请教，感激不尽！

knowworlds

海绵 发表于 2022-7-26 19:31
感谢您的热情解答！

这个看协议啊。有的协议就是规定了AC COUPLE。然后PAD还需要接上下拉电阻之类的。回到问题本身，如果输入信号是同电源域下VDD电压的满摆幅，那么共模电压就是1/2 VDD。一般的三管运放都可以工作，这时候不在意别的，直连是可以工作的。

但是现在一般TX端CML结构都是高压供电，RX端接收器都是低压供电。有的时候共模电压就已经压住这个RX运放了。所以AC COUPLE很多时候是必要的。而且加了之后可以由你自己决定你的共模是多少，不必要受制于别人。

海绵

顶一下

knowworlds

CMOS输出是低速接口的一种。一般是GPIO输出形式。这样的接口速率一般在50MHz-100MHz以内。再高了之后GPIO本身驱动能力就不够了，一个是ISI更大，一个是swing可能没办法做到rail to rail。CML是高速信号接口TX输出的一种结构，就是输出阻抗+三管运放+单端电流镜。这种结构电流是一定的，swing比CMOS小，但是适合高速接口传输。像USB2.0的TX就是CML Driver，以及各种别的协议。很多都是CML的。接口互换是因为两种结构的电路并不能互相兼容，所以为了对应TX/RX的配对，需要互换。

海绵

knowworlds 发表于 2022-7-24 23:03
CMOS输出是低速接口的一种。一般是GPIO输出形式。这样的接口速率一般在50MHz-100MHz以内。再高了之后GPIO本 ...

非常感谢您的回复！还有一些困惑希望能再请教一下：

1：如您提到的  “这样的接口速率一般在50MHz-100MHz以内。再高了之后GPIO本身驱动能力就不够了，一个是ISI更大，”
这里的 “驱动能力”该如何理解？以及这里为什么码间干扰会更大？


2:下面这副图中，CLKin是CMOS时钟信号，请问一下这里  “分压电阻”  和“隔直电容”的作用是？如果去掉电阻和电容，CLKin直接接入CML的input差分对管会有何影响？



不胜感激！

knowworlds

1. 驱动能力是因为可能GPIO在设计时 考虑到PAD的寄生电容，带宽就做到了100MHz以内，再高的速率自己带宽不够了会导致PAD信号Rise Fall time恶化。SI是传输线Insertion Loss的表征，速率越高 IL越大。
2. 电阻只是为了提供一个共模点。因为这个CLK in是AC Couple的，所以需要保证后面的三管运放正常工作要给一个Vcm。AC COUPLE或者DC COUPLE和协议相关。也有的时候AC COUPLE是因为输入端的共模电压和自己的工作电压不匹配，会恶化这个三管运放性能。甚至处于截止区或者线性区，那么AC COUPLE就是一种很好的选择。这个要具体情况具体分析。大部分类LVDS的 SERDES 接收端都是AC COUPLE的。

海绵

knowworlds 发表于 2022-7-26 18:29
1. 驱动能力是因为可能GPIO在设计时 考虑到PAD的寄生电容，带宽就做到了100MHz以内，再高的速率自己带宽不 ...

感谢您的热情解答！


针对第二个问题，若CLKin和后级CML是同电源域（也即对CML来说，是满摆幅CMOS信号输入），还需要用隔直电容+偏置共模的方式吗？


或者说，CMOS电路与CML互连的时候，CML输入是大信号，工作在大信号下，还需要考虑共模点嘛（还需考虑工作状态吗）？直接连和AC couple+赋共模点有何区别？


再次感谢！

ZXY2002

knowworlds 发表于 2022-7-24 23:03
CMOS输出是低速接口的一种。一般是GPIO输出形式。这样的接口速率一般在50MHz-100MHz以内。再高了之后GPIO本 ...

谢谢