LVS报错

Lynno · 发表于 2022-5-17 16:11:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我的有一个NMOS管的衬底和其他的衬底连接的电位不同。根据建议，我将此NMOS管包了两层GUARD RING，里面一层P Guard Ring，外面一层N Guard Ring。添加之后我的LVS确实通过了但是我的DRC却报错。以下是我的示意图望各位帮忙解答一下！图一：版图器件图二：未添加N Guard Ring时LVS运行的报错图三:添加了N Guard Ring时运行的报错图四：电路器件

Lynno · 发表于 2022-5-17 16:17:16

up up

DemoYe · 发表于 2022-5-17 16:18:58

PWELL和PSUB电位是通的，要用DNW隔，试着画一下剖面图比较好理解

Lynno · 发表于 2022-5-17 16:36:37

DemoYe 发表于 2022-5-17 16:18
PWELL和PSUB电位是通的，要用DNW隔，试着画一下剖面图比较好理解

在器件包的两个环外面还是？

DemoYe · 发表于 2022-5-17 16:42:57

就爱扎金花 · 发表于 2022-5-17 16:44:16

从器件上看您这是深阱BCD工艺吧；需要用Deep Nwell隔离；相对于普通MOS器件多了SUB及ISO端；您可以自己手动给的环去掉；直接从工艺库中调用 ISO_ring;希望能帮到您。

Lynno · 发表于 2022-5-17 17:01:33

DemoYe 发表于 2022-5-17 16:42

感谢我一会试一下！

Lynno · 发表于 2022-5-17 17:25:58

就爱扎金花发表于 2022-5-17 16:44
从器件上看您这是深阱BCD工艺吧；需要用Deep Nwell隔离；相对于普通MOS器件多了SUB及ISO端；您可以自己手动 ...

我这个外面是有pocket的但是这个衬底跟其他的衬底不一样所以才包了N guard ring

Lynno · 发表于 2022-5-18 19:08:07

已经解决了包外面的n环时里面的nw和外面的nw距离要超过1.4

[求助] LVS报错

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1