在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2482|回复: 17

[资料] PHY Interface : PIPE 6

[复制链接]
发表于 2022-5-14 14:33:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


PCIe物理层接口(Physical Interface for PCI Express,PIPE)定义了物理层中的,
媒介层(Media Access Layer,MAC)和物理编码子层(Physical Coding Sub-layer,PCS)之间的统一接口,
旨在为提供一种统一的行业标准。


其中MAC和PCS都属于PCIe中的物理层逻辑子层部分,而PMA(Physical Media Attachment Layer)则属于物理层电气子层。

由于业界通常采用SerDes器件(包括FPGA中集成的SerDes模块)来实现PCIe中的PCS和PMA,
所以往往MAC(以及事务层和数据链路层等)和PCS/PMA是独立设计的,甚至是不同厂家设计的。
为这之间提供统一的行业标准——PIPE,有助于使不同厂家之间的设备有更好的兼容性。


                               
登录/注册后可看大图



643108_PHY_Interface for the PCIe_SATA_USB32_DisplayPort_USB4 Architectures_Rev6p1p1.pdf (6.91 MB, 下载次数: 192 )
发表于 2022-5-14 21:00:59 | 显示全部楼层
kankana
发表于 2022-5-15 09:41:49 | 显示全部楼层
谢谢分享
发表于 2022-5-17 03:13:07 | 显示全部楼层
kan e kan
发表于 2022-5-17 10:21:30 | 显示全部楼层
God plz share more
发表于 2022-5-22 00:03:33 | 显示全部楼层
thanks
发表于 2022-9-9 09:10:08 | 显示全部楼层
顶。
发表于 2023-4-28 10:23:59 | 显示全部楼层
thanks for sharing
发表于 2023-4-28 16:37:06 | 显示全部楼层
赞赞赞~
发表于 2023-6-29 09:52:06 | 显示全部楼层
感谢分享。正在找这个
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 00:14 , Processed in 0.030788 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表