在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2293|回复: 2

[求助] DC在check_design时出现的一些问题

[复制链接]
发表于 2022-5-10 10:06:57 | 显示全部楼层 |阅读模式
50资产
各位大佬,我在DC的过程中在check_design这步骤打印出了如下问题,最后还报了Segmentation fault (core dumped)
,想请教一下我该如何规避或者修改这些问题呢?
图一:
image.png
图二:
image.png
图三:
image.png
图四:
image.png
图五:
image.png
图六:
image.png

发表于 2022-5-12 16:56:33 | 显示全部楼层
我最近在系统的学习DC,虽然只是保留在纸上谈兵阶段,可以简单说一下,希望能够解决你的问题.  check_design就是用来检查设计里面有没有不合适的地方,按照log的报告,逐个去清理你的rtl design就好了。如果一些warning的设计就是你需要的,那你可以保留,否则就修正就行了。
发表于 2022-6-29 21:51:55 | 显示全部楼层
找前端确认rtl是否有问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 04:58 , Processed in 0.017286 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表