请问各位大佬，如何用一个clk产生两相不交叠时钟和斩波信号

hasley · 发表于 2024-5-8 11:24:57

为什么不能用delay加与门直接实现？

pxy1223 · 发表于 2024-9-4 10:08:50

大佬请问，这个不交叠的死区时间只由NOR后面的delay网络来实现么，那么输入BUF和输出BUF在这里起到的作用是什么啊，是提高输出电流么。

少冰七分糖 · 发表于 2024-11-26 18:53:04

Bayamx 发表于 2022-5-7 20:53
电路由A1、A2、A3这3部分组成，A1是输入缓冲级，将输入信号分为两个相反的信号，A2是由或非门和延时单元构 ...

大佬请问一下，非交叠时间和时钟频率两者之间是否有数量关系要求，以及非交叠时间不够的话可以通过什么办法增加呢

少冰七分糖 · 发表于 2024-11-26 18:54:45

上官轩晖发表于 2022-5-8 18:48
刚才仿真想了一下，如果是50%占空比时钟，只用反相器是不能产生不交叠时钟的，所以必须借助latch的记忆属 ...

您好，非交叠时间是否和时钟频率之间有一定的数量关系要求呢？如果非交叠时间达不到要求，可以通过什么方式增加吗？

BernardUM · 发表于 2025-3-15 20:17:17

谢谢楼主

Ranyq · 发表于 2025-3-23 16:02:08

哇，之前都是用理想源加点上升下降时间来做的，感谢！！！理解了

[求助] 请问各位大佬，如何用一个clk产生两相不交叠时钟和斩波信号