scan chain 多长比较合理

janlesion

thjan65 发表于 2022-5-13 22:12
1. did you check the delay between test head and load board?
2. did you check load board  design/man ...

谢谢您的回复，测试的时钟和数据关系，机台是可以调整，他们也会把从探针上的波形给我们分析；从波形上看，过冲和毛刺都存在，但我们也无法判断是否会对测试有影响。即使是时钟降低，也会有毛刺和过冲，不过感觉会稍微好点而已。

thjan65

純分享:
scan chain pattern-0 為 flush pattern, 用來detect 0->0, 0->1, 1->0, 1->1 是否有 violation. 其結果在pattern-1 時shift out. 如果pattern-1 比對時, 沒甚麼問題, 表示scan mode 基本沒有太多timing  issue. 如果實測問有題, (前提是假設post-sim OK), 可以先從這裡檢查. 大大分是tester  到 device pad 中間出問題. 也有可能是實際SDF 有誤差. 也有可能是netlist / model /bench 某些環節出錯.

另外您說. 有毛刺. 建議先確認chip之 scan clock pad 是不是perfect clock.

janlesion

thjan65 发表于 2022-5-17 20:29
純分享:
scan chain pattern-0 為 flush pattern, 用來detect 0->0, 0->1, 1->0, 1->1 是否有 violation.  ...

谢谢您的分享。

邝卓宇

链长设置在450到550，压缩比200~250。设置因素:（1）跟测试机台memory有关系，如果链长超过，测试机台可以需要多次load测试向量，会花费大量时间。（2）EDT压缩算法限制。（3）设计是不是clean

你懂程序吗

这个有公式可以计算的，主要看穿长链能用多少，多了更好