在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1470|回复: 3

[求助] spectre仿真时候,如何加一个类似编码的输入激励,高低电平顺序和脉宽可以由我指定

[复制链接]
发表于 2022-4-27 11:11:28 | 显示全部楼层 |阅读模式
500资产
如题,在spectre里仿真时候,我想要加一个像数字电路一样的类似01101011010...这种输入激励激励的01顺序根据我的要求来,然后宽度我也可以设定,用verilogA生成这个激励应该怎么描述?

发表于 2022-4-27 13:09:14 | 显示全部楼层
可以通过matlab构造你想要的“0101010”序列,然后映射成你想要的电压域,导出文件,然后再virtuoso里面analg vpwl把文件路径加进去,具体可以看这个知乎
https://zhuanlan.zhihu.com/p/499883715
一直没空实践,楼主可以试一下然后告诉我一哈
发表于 2022-4-27 13:43:17 | 显示全部楼层
可以直接设置spectre voltage source的type=bit来产生bit pattern。
发表于 2022-4-28 11:31:32 | 显示全部楼层
image.png 可以在外部编辑好时间电压的文件,通过VSOURCE进行添加波形文件给激励
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 16:28 , Processed in 0.023671 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表