在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2074|回复: 5

[求助] TSMC28工艺库 跑LVS不能正常识别mos管

[复制链接]
发表于 2022-4-19 22:05:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
萌新在学做layout设计碰到了非常奇怪的问题,为了简单起见,我就拿只有两个pmos的电路演示

电路原理图如下,就两个pmos,没有连线没有port,非常简单
scg.png

做layout的时候,如果这样做能过LVS,注意看下面那个pmos的poly延长出来了,但是和上面pmos的pp没有重叠
no_overlap.png

然后我把poly再拉长一点,和上面pmos的pp有重叠了,然后LVS就过不了,下面那个pmos识别不出来了
overlap.png

我反复测试过,poly和pp没有重叠时可以识别,或者有重叠但是离得比较近也是可以的,比如说把延长出来的poly稍微左移了一格就可以了
left.png

我对此感到非常的不理解完全不知道问什么,用的工艺库是TSMC28的,恳请大佬们能够教教我
 楼主| 发表于 2022-4-19 22:16:24 | 显示全部楼层
我也试了下nmos,同样也有这个问题
发表于 2022-4-20 08:59:49 | 显示全部楼层
你看一下不过的图的DRC是不是能过,我记得poly画是有要求的要在注入层内
发表于 2022-4-27 03:15:42 | 显示全部楼层
分享 PDK
发表于 2022-4-27 03:19:07 | 显示全部楼层
分享 PDK
发表于 2024-1-3 22:14:33 | 显示全部楼层
楼主能分享T28 PDK吗!先谢谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 12:18 , Processed in 0.022761 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表