需要设计一个GBW为1GHz，开环增益为100dB的运放，负载为2pF，要求是轨到轨输出，1.8V VDD

kswlymqq · 发表于 2022-4-15 08:18:54

本帖最后由 kswlymqq 于 2022-4-15 08:47 编辑

kelpait 发表于 2022-4-14 23:05
不好意思，是我说明的不够详细，想采用的是csmc018的工艺，片内buffer，或者甚至说是PGA加buffer的功能， ...

那你这真的需要100GHz的开环增益吗，PGA一般只看闭环吧。

李千Li · 发表于 2023-12-5 16:42:33

请问楼主解决了吗，我最近也需要设计一个片内buffer，10MSPS，12bits的ADC

[求助] 需要设计一个GBW为1GHz，开环增益为100dB的运放，负载为2pF，要求是轨到轨输出，1.8V VDD