想问一下大佬，cadence 有没自带理想的用Verilog A写的SAR logic

fzwwj95 · 发表于 2022-4-11 20:25:31

目前导入这几个库，好像没发现有用Verilog A写的理想SAR logic

敬山一休 · 发表于 2022-4-12 15:45:34

你是可以自己写的，网上应该有实例

fzwwj95 · 发表于 2022-4-14 20:02:16

敬山一休发表于 2022-4-12 15:45
你是可以自己写的，网上应该有实例

那cadence里面没有已经写好的吗

[求助] 想问一下大佬，cadence 有没自带理想的用Verilog A写的SAR logic