大佬们在用cadence virtuso仿真的时候有没遇到这种问题

fzwwj95

Warning from spectre during hierarchy flattening.
    WARNING (SFE-884): "/home/IC/Desktop/Project/lib/SMIC180/SPDK18MSE_1833_OA_CDS_V1.11_4/smic18mse_1833_1P6M_5Ia_1TMa1_MIM10_oa_cds_2019_01_15_v1.11_4/smic18mmrf/../models/spectre/ms018_enhanced_v1p11_spe.lib" 27: The option 'gmin' is deleted because it is redefined at 'input.scs':line '76'.



请问这个要怎么修改啊

stone1005

你看下软件设置里的gmin，默认值好像是1E-12，是不是pdk或者model里面重新设置了这个值，可能会影响仿真结果。个人感觉就是有两个地方这两个值不一致。

ricardoysq

option->analog->gmin 这里的设置和PDK的设置应该是冲突了，部分PDK天然就带gmin，我的建议是不用管这个warning

fzwwj95

ricardoysq 发表于 2022-4-11 15:27
option->analog->gmin 这里的设置和PDK的设置应该是冲突了，部分PDK天然就带gmin，我的建议是不用管这个war ...

好滴，谢谢

fzwwj95

还有没大佬给个建议

fzwwj95

stone1005 发表于 2022-4-11 14:06
你看下软件设置里的gmin，默认值好像是1E-12，是不是pdk或者model里面重新设置了这个值，可能会影响仿真结 ...

我看了，这个AEDL-SIMULATION里面有设置一个1E-12。PDK还设置了1E-14和1E-16，那这样的话我们要用那个值啊是1E-14还是1E-16或者1E-12？？要改的话是不是只要统一就好了

stone1005

fzwwj95 发表于 2022-4-11 20:29
我看了，这个AEDL-SIMULATION里面有设置一个1E-12。PDK还设置了1E-14和1E-16，那这样的话我们要用那个值 ...

看你的精度需求，比如仿真漏电流，那就越小越好。按理说这个设置是最后调用的一个为准。我不清楚最后以哪个为准。

fzwwj95

stone1005 发表于 2022-4-12 11:14
看你的精度需求，比如仿真漏电流，那就越小越好。按理说这个设置是最后调用的一个为准。我不清楚最后以哪 ...

好的谢谢您

fzwwj95

stone1005 发表于 2022-4-12 11:14
看你的精度需求，比如仿真漏电流，那就越小越好。按理说这个设置是最后调用的一个为准。我不清楚最后以哪 ...

那这么说的话系统会直接调用最后一个值，这种错误我们是不是就可以无视咯

ricardoysq

fzwwj95 发表于 2022-4-12 15:30
那这么说的话系统会直接调用最后一个值，这种错误我们是不是就可以无视咯
...

一般warning除非是特别离谱的，我都无视的。