ADC前面加PGA怎么联合提高位数的？

98kk · 发表于 2022-4-1 18:18:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我看见一些论文里说加PGA可以提高ADC有效位数，但是我仿真发现为什么PGA加上ADC联合仿真有效位数却在下降，有没有大佬救救救我，，，

ADC时八位仿真出来有效位数7.5bits，PGA有效位数高的工艺角有11bits，低的也有7.5bits左右，一组合一些高温ff工艺角有效位数就会掉的很严重掉成4.5bits。

2277454768 · 发表于 2022-4-1 20:26:33

谈下个人理解，PGA放大了信号和噪声，还可能引入谐波，要保证，PGA放大后的噪声和谐波小于ADC的噪声和ADC的LSB

Smart° · 发表于 2022-4-1 20:41:32

PGA的输出信号里面有多少噪声能量，我觉得可以计算一下加入这些噪声后对ADC量化输出的影响是不是跟你的仿真结果一样

hehuachangkai · 发表于 2022-4-2 13:48:03

PGA要低噪声。对于固定分辨率得ADC，假设最小有效输入为10uV，那么由于PGA的存在，在小幅度输入时，PGA为高增益（假设为10），在输入幅度较大时，PGA为低增益（假设为1）；整体来看，PGA+ADC最小输入幅度可以到1uV，最高可以到ADC满摆幅位置，就相当于精度提高了。前提是PGA是低噪声

98kk · 发表于 2022-4-2 13:53:20

hehuachangkai 发表于 2022-4-2 13:48
PGA要低噪声。对于固定分辨率得ADC，假设最小有效输入为10uV，那么由于PGA的存在，在小幅度输入时，PGA为高 ...

谢谢回复

98kk · 发表于 2022-4-2 14:00:27

2277454768 发表于 2022-4-1 20:26
谈下个人理解，PGA放大了信号和噪声，还可能引入谐波，要保证，PGA放大后的噪声和谐波小于ADC的噪声和ADC的 ...

学习了

风也信子 · 发表于 2022-4-5 17:42:36

这里是两个问题
1，adc+pga在PVT下enob有掉，这是电路本身存在问题，需要在PVT下优化到位。你现在应该是瞬态仿真来看的性能对吧，只有adc的量化噪声而已，pga+adc的真实性能，还需要考虑进去器件噪声
2，pga并不能提高adc的信噪比，提高的是整个系统的信噪比。pga电路本身终归是要贡献噪声的，增加pga后adc的等效输入噪声只会增大，adc的full input range不变，那信噪比只会下降，随便找个相关产品的datasheet看，会发现随着pga增益提高，信噪比一定是下降的。为什么系统信噪比能提高呢，因为pga内部各器件噪声源等效到pga输出的noise gain不总是pga的gain，导致信号放大幅度比pga噪声放大幅度大，因此信噪比得到提升。换个说法，pga提供的增益越高，等效到pga输入的噪声越小，不考虑信号源噪声时，信噪比即能得到提升
如果adc只有8bit，系统噪声贡献源很可能只有adc的量化噪声，此时提高增益，对系统信噪比的提升几乎是成比例的

matao5 · 发表于 2023-6-7 08:24:23

请教一下楼主做8bit有效位数仿真时相干采样的采样点数怎么确定呢，比如fin=fs*M/N，其中M必须要接近N/2吗，因为好像M取得越小ENOB越高，现在不清楚标准是什么？

98kk · 发表于 2023-6-7 15:07:08

matao5 发表于 2023-6-7 08:24
请教一下楼主做8bit有效位数仿真时相干采样的采样点数怎么确定呢，比如fin=fs*M/N，其中M必须要接近N/2吗， ...

采样稳定后的数据，根据采样时钟给个128，256，输入信号（eg:62.5K）/采样频率(4M)=周期个数(1)/采样点数(64)

CMOS永日 · 发表于 2023-6-7 17:56:21

你的采样速率是多快？建议跑一个tran，把pga输出后的波形打出来看看是不是建立不够，可以考虑在PGA后加一个RC低通滤波器

[求助] ADC前面加PGA怎么联合提高位数的？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2