在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1802|回复: 2

[讨论] 在做FM比较时,遇到问题

[复制链接]
发表于 2022-3-28 11:47:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请教前辈,这条命令中的-define {DWC_DDRPHY_RTL_ONLY}这个是什么意思?
read_sverilog -r -vcs "-f $vars(filelist)" -work_library WORK -define {DWC_DDRPHY_RTL_ONLY}


发表于 2022-3-28 12:48:03 | 显示全部楼层
应该是设计中选择性的用到了S的 DDR PHY DesignWare core。
有了这个define,等于告诉工具把这个DesignWare core加到设计中。
不妨在RTL文件中找一下,应该有 `ifdef  DWC_DDRPHY_RTL_ONLY。
回复 支持 1 反对 0

使用道具 举报

发表于 2022-3-29 14:45:42 | 显示全部楼层
这是rtl里面的宏定义
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 03:03 , Processed in 0.014802 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表