PT工具如何实现多corner的STA分析

lzqxiang

PT工具做STA分析，通常有5种lib和5种rc_corner：
std_lib：ff125 ff-40 ss125 ss-40 tt25
rc_corner:cmax cmin rcmax rcmin tt
比如在ff125下要分析cmax cmin rcmax rcmin共4种corner，有没有办法一次性分析4种corner的时序，给出的timing_rpt和sdf同时涵盖这4种corner?
我目前的做法是分4次STA，写出4种timing_rpt和4种sdf。最后会有十几二十几个sdf给前端去做后仿真，非常耗费时间。

陈涛

看见过这种timing report，一般是用PT把每个corner 跑完后，用一个script把它们兜在一起。
感觉意义不大，因为这样的report体积庞大，不易阅读，还不如一个corner一个corner地看，同时打开几个corner，交叉地report timing就好了

lzqxiang

陈涛 发表于 2022-3-24 15:15
看见过这种timing report，一般是用PT把每个corner 跑完后，用一个script把它们兜在一起。
感觉意义不大， ...

多谢版主！PT工具的DMSA模式是可以将timing_report进行合并的，我也觉得意义不大。
我主要是想将sdf进行合并，这样可以减少后仿真的工作量，同理进行lib提取的时候也可以减少一些

lygrc

有点不太理解你们为啥要后仿那么多corner。
你说的ff125和cmax就是一个corner可以叫做ml_cw，你说的所有signoff corner就是：wcl_cw、wcl_rcw、wcl_cb、wcl_rcb、wc_cw、wc_rcw、wc_cb、wc_rcb、lt_cw、lt_rcw、lt_cb、lt_rcb、ml_cw、ml_rcw、ml_cb、ml_rcb，然后你根据fab提供的signoff标准看需要收敛哪些corner，不同工艺不一样，PT计算每个corner都要保证timing收敛。tt的一般不做单独收敛，因为那16个corner收敛它就也收敛了，除非你关注tt的performance。
说说我对后仿的了解，后仿一般是验证一些约束问题，比如约束错误导致部分path没有约束到，一般仿真1~2个corner就行了，比如setup较差的wcl_cw,hold较差的lt_cb，后仿pattern也覆盖不了所有路径，时序还是需要静态时序分析去保证，就是更重要的是确保约束的正确性。

lzqxiang

lygrc 发表于 2022-4-12 15:40
有点不太理解你们为啥要后仿那么多corner。
你说的ff125和cmax就是一个corner可以叫做ml_cw，你说的所有sig ...

为了验证更充分把~而且小工艺下最大最小的corner不好区分（例如cmin和rcmin相差不大），设计也没那么大，所以就要求都做后仿真

lygrc

lzqxiang 发表于 2022-4-12 16:45
为了验证更充分把~而且小工艺下最大最小的corner不好区分（例如cmin和rcmin相差不大），设计也没那么大， ...

验证setup还是hold，sdf里面不带ocv、电源纹波等信息和实际情况还是有一定的偏差，比如这个图 ，我们收敛的只是一些点，实际芯片回来是正态分布的，这方面验证不全的。我个人理解是后仿只能检验较大的时序问题，小的检测不出来或者说其误差范围较大，比如小的hold不可信，还是需要静态时序分析保证。

lzqxiang

lygrc 发表于 2022-4-12 17:14
验证setup还是hold，sdf里面不带ocv、电源纹波等信息和实际情况还是有一定的偏差，比如这个图，我们收敛 ...

刚好请教个问题，后仿真用的sdf要不要带timing derate？
也就是write_sdf命令要不要加-no_derate选项？