在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10538|回复: 71

[资料] 综合与时序分析的设计约束——带中文书签

[复制链接]
发表于 2022-3-21 14:28:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
综合与时序分析的设计约束 Synopsys设计约束(SDC)实用指南
添加中文书签
image.jpg

综合与时序分析的设计约束.zip

28.88 MB, 下载次数: 662 , 下载积分: 资产 -9 信元, 下载支出 9 信元

发表于 2022-3-21 14:51:57 | 显示全部楼层
谢谢分享
发表于 2022-3-21 14:56:27 | 显示全部楼层
还买了,讲fpga的地方比较多
发表于 2022-3-21 15:05:06 | 显示全部楼层
thank you
发表于 2022-3-23 12:43:17 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2022-3-23 13:20:52 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2022-3-23 13:32:48 | 显示全部楼层
谢谢分享
发表于 2022-3-25 20:08:25 | 显示全部楼层
sanks
发表于 2022-3-25 20:11:05 | 显示全部楼层
谢谢分享
发表于 2022-3-27 15:12:04 | 显示全部楼层
谢谢楼主,楼主好人
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 20:13 , Processed in 0.027822 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表